МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ
ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ
«УДМУРТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»
ФАКУЛЬТЕТ ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ
И ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
УТВЕРЖДАЮ
_______________________
«______» ________________20__ г.
РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ
Архитектура вычислительных систем
Направление подготовки
010300 Фундаментальная информатика и информационные технологии
Степень выпускника
БАКАЛАВР
Форма обучения
очная
Ижевск 2012
1. Цели и задачи освоения дисциплины
Развитие цифровой электронной аппаратуры как основы современной вычислительной техники, применяемой практически во всех отраслях промышленного производства, социально-экономической деятельности, образования, науки, культуры, сопровождается постоянным совершенствованием архитектуры, конструктивной и технологической базы создаваемых новых устройств, приборов и машин, используемых в качестве технического обеспечения информационных систем различного назначения (САПР, АСУ, АСНИ, АОС и т.д.). Это обусловливает необходимость ознакомления студентов, обучающихся специальности «Информационные технологии», с основами и тенденциями развития теории и практики реализации элементной базы цифровой аппаратуры, современной организацией вычислительных машин и систем. Цель курса «Архитектура вычислительных систем» состоит в изучении теоретических принципов, конструктивных и технологических основ создания цифровой электронной аппаратуры с обращением основного внимания архитектуре, функциональным узлам и элементной базе современных ЭВМ и вычислительных систем.
Использование многопроцессорных вычислительных систем предполагает практическое освоение следующих разделов учебного курса:
• базовые принципы организации и элементная база современных цифровых вычислительных систем
• иерархия цифровой аппаратуры
• архитектура памяти вычислительных систем
• архитектура современных микропроцессоров
• шины
• архитектуры высокопроизводительных вычислительных систем параллельного действия
2. Место дисциплины в структуре ООП бакалавриата
Принципы построения курса:
Курс входит в профессиональный цикл ООП.
Курс адресован студентам бакалавриата 2-го курса (3 семестр) направления подготовки 010300 Фундаментальная информатика и информационные технологии.
Изучению курса предшествуют следующие дисциплины 1-го курса:
дискретная математика, основы программирования.
Успешное освоение курса позволяет перейти к изучению дисциплины операционные системы, компьютерные сети в профессиональном цикле ООП.
Программа курса построена на основе Федерального государственного стандарта высшего профессионального образования по направлению подготовки 010300 Фундаментальная информатика и информационные технологии.
В курсе выделено несколько разделов: принципы организации и работы современных ЭВМ, архитектура процессора, шины, а также архитектуры высокопроизводительных вычислительных систем.
Курс имеет практическую часть в виде практических занятий, направленных на формирование навыков в области организации ЭВМ.
Компетенции обучающегося, формируемые в результате освоения дисциплины
В результате освоения дисциплины обучающийся должен:
- иметь понимание концепций, базовых алгоритмов, принципов разработки и функционирования современных операционных систем (ПК-20);
- владеть методами и навыками использования и конфигурирования операционных систем и платформенных окружений (ПК-24);
- иметь понимание теоретических основ и общих принципов использования следующих профессиональных областей:
Анализ бизнес-требований, Электронная коммерция, Экономика программной инженерии, Сопровождение программного обеспечения, Процессы жизненного цикла программного обеспечения, Качество программного обеспечения, Технология вычислительных систем, Системное администрирование, Системная интеграция, Основы программной инженерии, Верификация и испытания программного обеспечения, Встроенные системы, Распределенные системы, Управление безопасностью ИТ, Управление информационными коммуникациями (ПК-25).
- иметь способность профессионально решать задачи производственной и технологи-ческой деятельности с учетом современных достижений науки и техники, включая: разработку алгоритмических и программных решений в области системного и прикладного программирования; разработку математических, информационных и имитационных моделей по тематике выполняемых исследований; создание информационных ресурсов глобальных сетей, образовательного контента, прикладных баз данных; разработку тестов и средств тестирования систем и средств на соответствие стандартам и исходным требованиям; разработку эргономичных человеко-машинных интерфейсов (в соответствии с профилями) (ПК-2);
4. Структура дисциплины по видам учебной работы, соотношение тем и формируемых компетенций
|
|
Количество часов
|
|
Тема
|
Лекции
|
Лабораторные занятия
|
Самостоятельная работа
|
1.
|
Базовые принципы организации и элементная база современных цифровых вычислительных систем
|
6
|
6
|
4
|
2.
|
Иерархия цифровой аппаратуры
|
6
|
6
|
4
|
3.
|
Архитектура памяти вычислительных систем
|
6
|
6
|
4
|
4.
|
Архитектура современных микропроцессоров
|
6
|
6
|
4
|
5
|
Шины
|
6
|
6
|
4
|
6
|
Архитектуры высокопроизводительных вычислительных систем
|
6
|
6
|
4
|
|
ИТОГО
|
36
|
36
|
24
|
5. Содержание дисциплины
Лекции и практические занятия.
5.1. Темы и их аннотации.
Базовые принципы организации и элементная база современных цифровых вычислительных систем
1.1. Архитектура фон неймана – основа цифровых вычислительных машин Понятие алгоритма и его влияние на организацию ЭВМ. Базовые принципы архитектуры фон Неймана: принцип программного управления, концепция хранимой в памяти программы. Основные функциональные устройства ЭВМ архитектуры фон Неймана: арифметико-логическое устройство, запоминающее устройство, входное устройство, выходное устройство, устройство управления. Магистрально-модульный принцип организации архитектуры ЭВМ.
1.2. МНОГОУРОВНЕВАЯ ОРГАНИЗАЦИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ Физический уровень. Уровень аналоговой схемотехники. Уровень цифровой схемотехники. Уровень системотехники. Микроархитектурный уровень. Уровень машинных команд. Уровень операционной системы. Уровень языка ассемблера. Языки высокого уровня.
1.3. СОСТОЯНИЕ И ПЕРСПЕКТИВЫ РАЗВИТИЯ ЭЛЕМЕНТНОЙ БАЗЫ СОВРЕМЕННЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ Понятия микроэлектронного устройства, интегральной схемы (ИС). Особенности микроэлектронной технологии, ее преимущества. Основные характеристики и способы классификации ИС. Заказные БИС/СБИС. БИС/СБИС ПЛ (CPLD, FPGA, FLEX, SOC).
2. ИЕРАРХИЯ ЦИФРОВОЙ АППАРАТУРЫ
2.1. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ Классификация логических элементов по способу кодирования двоичных переменных. Базовая схема как схемотехническая основа логического элемента. Базовые схемы простейших логических элементов. Выходы цифровых элементов: логический, с открытым коллектором, с открытым эмиттером, с третьим состоянием.
2.2. ФУНКЦИОНАЛЬНЫЕ УЗЛЫ КОМБИНАЦИОННОГО ТИПА Типовые комбинационные узлы: двоичные дешифраторы, приоритетные и двоичные шифраторы, мультиплексоры и демультиплексоры, компараторы, схемы сдвига, сумматоры, арифметико-логические устройства, матричные умножители.
2.3. ВВЕДЕНИЕ В ПРОБЛЕМАТИКУ СИНТЕЗА ЛОГИЧЕСКИХ СХЕМ ПРОИЗВОЛЬНОЙ КОМБИНАЦИОННОЙ ЛОГИКИ 2
Логические блоки табличного типа, программируемые логические матрицы и программируемая матричная логика, универсальные логические блоки на основе мультиплексоров, логические блоки на основе элементов определенного логического базиса.
2.4. ФУНКЦИОНАЛЬНЫЕ УЗЛЫ ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА Понятие последовательностного узла как автомата с памятью (АП). Асинхронные и синхронные АП. Автоматы Мили. Автоматы Мура. Автономные автоматы. Запоминающие элементы как простейшие (элементарные) АП: конденсатор с ключевым транзистором, асинхронная RS-защелка, синхронная RS-защелка, синхронная D-защелка, RS-триггер, D-триггер. Типовые последовательностные узлы: регистры, регистровые файлы, счетчики.
ВВЕДЕНИЕ В ПРОЕКТИРОВАНИЕ ПРОИЗВОЛЬНЫХ УСТРОЙСТВ ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА Каноническое представление устройства последовательностного типа как автомата с памятью (АП). Основные этапы проектирования АП, характер возникающих задач и подходы к их решению. Пример проектирования конкретного АП.
3. АРХИТЕКТУРА ПАМЯТИ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
3.1. НАЗНАЧЕНИЕ, ОСНОВНЫЕ ПАРАМЕТРЫ И ОБЩЕЕ ПРЕДСТАВЛЕНИЕ ИЕРАРХИИ ЗАПОМИНАЮЩИХ УСТРОЙСТВ Назначение и основные параметры запоминающих устройств. Многоступенчатая иерархическая структура памяти: регистровая память, кэш-память, основная (оперативная) память, энергонезависимая (постоянная, полупостоянная) память, специализированная память, внешняя память. Классификация памяти по способу доступа к данным: адресная, последовательная, ассоциативная.
3.2. АДРЕСНАЯ ПАМЯТЬ. Базовые принципы организации адресной памяти. Архитектуры 2D, 3D, 2DM. Память с произвольным доступом (RAM). Понятия микросхемы памяти, банка памяти, модуля памяти. Механизм чередования банков. Факторы, определяющие производительность памяти. Микросхемы динамической памяти (DRAM): стандартная архитектура, архитектуры FPM DRAM, EDO DRAM, BEDO DRAM, MDRAM, SDRAM, RDRAM, DRDRAM, CDRAM. Модули динамической памяти: SIMM, SIPP, DIMM, SO DIMM, DRAM cards-88pin. Микросхемы статической памяти (SRAM). Асинхронная статическая память Async SRAM. Синхронная статическая память SB SRAM. Синхронная статическая память с усовершенствованным конвейером PB SRAM. Энергонезависимая память. Постоянная память (ROM). Программируемая однократно постоянная память (PROM). Стираемая и программируемая многократно память (EPROM): UV EPROM, EEPROM, FLASH-память. Полупостоянная память (CMOS Memory).
3.3. ПОСЛЕДОВАТЕЛЬНАЯ ПАМЯТЬ Буферы памяти FIFO, LIFO. Стековые, файловые , циклические запоминающие устройства.
3.4. АССОЦИАТИВНАЯ ПАМЯТЬ Полностью ассоциативные запоминающие устройства. Ассоциативная память с прямым размещением. Наборно-ассоциативная память.
4. АРХИТЕКТУРА СОВРЕМЕННЫХ МИКРОПРОЦЕССОРОВ
БАЗОВЫЕ ПРИНЦИПЫ ОРГАНИЗАЦИИ МИКРОПРОЦЕССОРА Каноническая схема микропроцессора. Операционный автомат. Управляющий автомат. Понятия микрооперации, микрокоманды, микропрограммы. Схема взаимодействия управляющего и операционного автоматов. Микропроцессоры с жесткой (схемной) логикой. Микропроцессоры на основе программируемой логики. Универсальные микропроцессоры. Системы, типы и форматы команд универсальных микропроцессоров. CISC- и RISC-архитектуры. Выборка, дешифрация и выполнение команд. Представление работы вычислительного тракта процессора на микроархитектурном уровне. Режимы адресации памяти и устройств ввода-вывода. Система прерываний. Механизмы обращения к подрограммам. Сигнальные и медийные микропроцессоры.
4.2. НАПРАВЛЕНИЯ РАЗВИТИЯ АРХИТЕКТУРЫ СОВРЕМЕННЫХ УНИВЕРСАЛЬНЫХ МИКРОПРОЦЕССОРОВ Конвейеризация выполнения команд. Суперскалярная архитектура. Конвейеры процессоров Pentium, Pentium Pro, Pentium II, Pentium IY. Технология переименования регистров. Технология продвижения данных. Трехуровневая кэш-память команд и кэш-память данных. Динамическое предсказание ветвлений. Расширение и конвейеризация циклов шины данных. Средства обеспечения надежности данных. Поддержка мультипроцессорности. Мониторинг производительности и другие особенности.
5. ШИНЫ
5.1. ОБЩАЯ (СИСТЕМНАЯ) ШИНА РАСШИРЕНИЯ Назначение шины. Синхронизация и арбитраж шины.
ЛОКАЛЬНЫЕ ШИНЫ Шина памяти. Шина PCI. Система SCSI. Шина USB. Магистральный интерфейс AGP.
5.3. ОБЩАЯ СХЕМА ВЗАИМОДЕЙСТВИЯ ШИН СОВРЕМЕННЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ (на примере вычислительной системы
на базе Pentium II).
6. АРХИТЕКТУРЫ ВЫСОКОПРОИЗВОДИТЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ ПАРАЛЛЕЛЬНОГО ДЕЙСТВИЯ
6.1. ИНФОРМАЦИОННЫЕ МОДЕЛИ МУЛЬТИПРОЦЕССОРОВ И МУЛЬТИКОМПЬЮТЕРОВ Мультипроцессоры как системы с совместно используемой памятью. Мультикомпьютеры как системы с распределенной памятью. Гибридные архитектуры с распределенной совместно используемой памятью.
ОРГАНИЗАЦИЯ МЕЖСОЕДИНЕНИЙ В ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУРАХ
Топология сети межсоединений, ее основные характеристики, примеры конкретных топологий. Стратегии коммутации в сети межсоединений: коммутация 4
каналов, коммутация с промежуточным хранением, гибридные стратегии. Маршрутизация сообщений: маршрутизация от источника, распределенная маршрутизация, пространственная маршрутизация в прямоугольных решетках.
6.3. Характеристики производительности вычислительных систем параллельного действия
Характеристики производительности на уровне аппаратного обеспечения. Оценка производительности на уровне программного обеспечения. Закон Амдала. Пути повышения производительности параллельных вычислительных систем.
6.4. Основные виды архитектур параллельных вычислительных систем
Архитектуры SIMD: массивно-параллельные процессоры, векторные процессоры. Пример архитектуры SIMD. Архитектуры MIMD. Симметричные мультипроцессоры, модели совместного использования памяти: строгая согласованность, согласованность по последовательности, процессорная согласованность, слабая согласованность, свободная согласованность. Мультипроцессоры UMA с шинной организацией, с координатным коммутатором, с многоступенчатыми сетями. Мультипроцессоры NUMA: NC-NUMA, CC-NUMA. Мультипроцессоры COMA. Мультикомпьютеры: архитектуры MPP, COW.
7. Образовательные технологии
В процессе изучения теоретических разделов курса используются традиционные технологии сообщающего обучения, предполагающие передачу информации в готовом виде, формирование учебных умений по образцу: лекция, практическое (семинарское) занятие.
Использование традиционных технологий обеспечивает рациональное использование учебного времени, возможность освоения сложного и объёмного учебного материала студентами с различным уровнем подготовки, освоение научной терминологии, формирование умения грамотно, доказательно излагать теоретический материал.
При проведении занятий и организации самостоятельной работы студентов используются новые образовательные технологии обучения, задействующие активные и интерактивные методы обучения: электронное пособие, доклад, балльно-рейтинговая система оценки учебной работы (БРС).
Данные технологии обеспечивают формирование навыков самостоятельной работы, самоконтроля, а также возможность живого диалога студента и преподавателя, студентов друг с другом.
Основными технологиями оценки уровня сформированности компетенций являются: контрольные и лабораторные работы, балльно-рейтинговая система, экзамен.
Балльно-рейтинговая система оценки успеваемости студентов:
Общее количество баллов 100.
Количество рубежных контролей 2.
Текущая работа студента в семестре оценивается в 60 баллов.
Промежуточная аттестация по итогам освоения дисциплины оценивается в 40 баллов.
8. Программа самостоятельной работы студентов (СРС)
Самостоятельная работа студента выполняется в соответствии с планом предмета представленном в разделе 4.
График контроля СРС
1 семестр
Недели семестра
|
1
|
2
|
3
|
4
|
5
|
6
|
7
|
8
|
9
|
10
|
11
|
12
|
13
|
14
|
15
|
16
|
17
|
18
|
формы
контроля
|
рз
|
рз,
|
рз
с
|
рз,
|
лр
|
лр
|
лр
|
лр,
с
|
рз,
|
рз
|
лр
|
лр
|
лр
|
лр
с
|
лр
|
лр
|
лр
|
кр
|
Условные обозначения: кр – контрольная работа, к – коллоквиум, р – реферат, д – доклад, ди – деловая игра, рз – решение задач, кур – курсовая работа, с – самостоятельная работа, т – типовой расчет, з – зачет.
9. Оценочные средства для текущего контроля успеваемости, промежуточной аттестации по итогам освоения дисциплины
Оценка качества освоения дисциплины включает текущий контроль успеваемости и промежуточную аттестацию обучающихся. Кроме того, при проведении итоговой государственной аттестации в форме экзамена часть теоретических вопросов, а также задачи (приложения) посвящены дифференциальным уравнениям.
Текущий контроль проводится в форме самостоятельных, контрольных работ, коллоквиума, типового расчёта, при этом используется БРС.
Промежуточная аттестация по итогам освоения дисциплины проводится в форме зачёта и экзамена.
10. Учебно-методическое и информационное обеспечение дисциплины
Основная
Таненбаум Э. Архитектура компьютера.- СПб.: Питер, 2002.- 704 с.
Угрюмов Е.П. Цифровая схемотехника.- СПб.: БХВ-Петербург, 2001.-528 с
Гук М. Аппаратные средства IBM РС. Энциклопедия, 2-е изд.- СПб.: Питер, 2003.- 928 с
Корнеев В.В., Киселев А.В. Современные микропроцессоры.- М.: НОЛИДЖ, 1998.- 240с.
Бибило П.Н. Синтез логических схем с использованием языка VHDL.- М.: СОЛОН-Р, 2002.-384 с
Лебедев О.Н., Мирошниченко А.И., Телец В.А. Изделия электронной техники. Цифровые микросхемы. Микросхемы памяти. Микросхемы ЦАП и АЦП.: Справочник / Под ред. А.И.Ладика и А.И.Сташкевича.- М.: Радио и связь, 1994.- 248 с.
12. Регламент утверждения рабочей программы дисциплины
Разработчик рабочей программы дисциплины
ФИО
|
Ученая степень
|
Ученое звание
|
Должность
|
Контактная информация (служебные E-mail и телефон)
|
Мельчуков Сергей Анатольевич
|
|
|
Старший преподаватель кафедры ВВиПП
|
Тел. 91-60-90
|
Экспертиза рабочей программы
Первый уровень
(оценка качества содержания программы и применяемых педагогических технологий)
|
Наименование кафедры
|
Дата заседания
|
№ протокола
|
ВВиПП
|
16.10.2012
|
2
|
Выписка из решения: « Содержание программы по курсу «Архитектура вычислительных систем», а также применяемые педагогические технологии отвечают требованиям стандарта, обеспечивают единство методического подхода к преподаванию дисциплин профессионального цикла, осуществляемому кафедрой высокопроизводительных вычислений и параллельного программирования»
|
Второй уровень
(соответствие целям подготовки и учебному плану образовательной программы)
|
Уполномоченный орган (методическая комиссия)
|
Дата принятия решения
|
№ протокола
|
Методическая комиссия факультета информационных технологий и вычислительной техники
|
|
|
Выписка из решения: «Содержание программы по курсу «Архитектура вычислительных систем» полностью соответствует целям подготовки и учебному плану ООП по направлению подготовки 010300»
|
Иные документы об оценке качества рабочей программы дисциплины
(ФЭПО, отзывы работодателей, студентов и пр.)
Документ об оценке качества
|
Дата документа
|
№ протокола
|
|
|
|
|
|
|
Утверждение рабочей программы дисциплины
Уполномоченный орган (должностное лицо)
|
Дата принятия решения
|
№ документа
|
Учёный совет факультета информационных технологий и вычислительной техники
|
|
|
Внесение изменений в рабочую программу дисциплины
(обновление и переутверждение рабочей программы)
Уполномоченный орган (должностное лицо)
|
Дата принятия решения
|
№ протокола
|
|
|
|
|
|
|
|
