1 Основные направления применения микропроцессорных систем 1
Скачать 44.9 Mb.
|
972."Прозрачность" для процессов маршрутизации сообщений в сети транспьютеров Т9000 полностью устраняет различие между обменом в рамках одного транспьютера и обменом в транспьютерной сети. Этот свойство существенно упрощает разработку программы для мультитранспьютерной системы и повышает ее эффективность, поскольку не требуется дополнительных расходов на организацию маршрутизации и коммутации. 135 973.В целях увеличения числа физических связей транспьютера Т9000 разработан программируемый коммутатор С 104, осуществляющий передачу сообщения с любого из 32 входов на любой из 32 выходов в соответствии с их заголовком. 135 974.Для возможности использования в системе Т9000 совместно с транспьютерами предшествующих поколений разработана микросхема С 100, выполняющая согласование электрических характеристик и преобразование формата передаваемых по линкам данных. 135 8.3.3. Группировщик команд 135 975.В Т-9000 полностью сохранена система команд предыдущих поколений транспьютеров. Увеличение производительности достигается за счет одновременного исполнения группы, в которую входит до 8 команд. 135 976.В Т-9000 реализован аппаратный группировщик команд. Образование групп команд преследует цель достижения высокой загрузки устройств процессора. 135 977.В качестве примера работы группировщика приведем следующий [9]. Пусть требуется вычислить выражение : a[i+l] = b[j+15]+c[k+7]. Компилятор формирует следующий код : 135 978.Idl j load local variable j 135 979.Idl b load base address of array b 135 980.wsub calculate address of b[j] 135 981.Idnl 15 load value of element b[j +15] 135 982.Idlk 135 983.Idle 135 984.wsub 135 985.Idnl 7 135 986.add add two values on the top of stack 135 987.Idii 135 988.Idia 135 989.wsub 135 990.stnl 1 store into a[i+l] 136 991.Эта последовательность команд преобразуется группировщиком в 3 группы: 136 992.первая группа: Idl, Idl, wsub, Idnl 136 993.вторая группа: Idl, Idl, wsub, Idnl, add 136 994.третья группа: Idl, Idl, wsub, stnl. 136 995.Процессор за один такт извлекает из памяти 4 команды. В силу того, что некоторые команды требуют для исполнения более чем 1 такт, в процессоре может быть накоплено количество команд, достаточное для формирования 5 групп по 8 команд каждая, что соответствует полной загрузке устройств процессора. 136 8.4. Транспьютероподобные микропроцессоры серии "Квант" 136 8.4.1. Основы архитектуры 136 996.Примером отечественной разработки транспьютероподобных процессоров являются микропроцессоры серии "Квант" [82,83]. Это семейство 32-разрядных микропроцессоров с оригинальной архитектурой, сочетающей RISC-подход с методикой длинного командного слова. Семейство характеризуется высокой степенью внутреннего параллелизма процессов обработки, конвейерным выполнением команд. Гарвардской архитектурой памяти, наличием последовательных коммуникационных каналов - линков. Были выпущены две модификации микропроцессора: 136 997.• "Квант-10" по технологии 2,5 мкм на трех полузаказных матричных кристаллах 1537 ХМ2, спроектированных в НИИ "Квант" и изготовленных в НИИ точной технологии, г. Зеленоград; 136 998.• "Квант-20" по технологии 1,5 мкм на одном кристалле типа U1700 фирмы ZMD (ФРГ, Дрезден), спроектированном в НИИ "Квант" и изготовленном фирмой 2MD. Структура микропроцессора показана на рис. 8.5. Микропроцессор работает с внешними раздельными кэш-памятями команд и данных и может использовать сопроцессор. Память данных микропроцессора содержит только данные, тогда как память команд может содержать как команды, так и данные (такая архитектура памяти получила название модифицированной Гарвадской). 136 1000. 136 1001.Рис. 8.5. Структура микропроцессора "Квант" 136 8.4.2. Устройство управления 137 1003.Процессор выбирает из памяти команд 32-разрядные команды и помещает их сначала в первый, а затем во второй регистры команд, далее декодирует команды и формирует управляющие сигналы для всех функциональных блоков процессора. Блок управления прерываниями обеспечивает приоритетную схему обработки 10 типов внешних и внутренних прерываний. Блок ПДП прямого доступа в память позволяет выполнять вычисления одновременно с обменом данными по 4 коммуникационным каналам. Блок защиты данных предназначен для защиты фрагментов памятей команд и данных, выделяемых под операционную систему. 137 8.4.3. Адресное устройство 137 1004.В процессоре реализована концепция "разнесенной" (decoupled) архитектуры [5], в соответствии с которой все вычисления адресов выполняются отдельным адресным устройством, что предоставляет возможность одновременной обработки данных в арифметическом устройстве и вычисления адресов в адресном устройстве. 137 1005.Адресное устройство содержит в программном счетчике адрес следующей команды, поддерживает в памяти стек адресов возврата из подпрограмм (обработчиков прерываний), выполняет все вычисления адреса в 16-разрядном адресном сумматоре. Файл адресных регистров (АР) содержит 8 16-разрядных АР для МП "Квант-10" и 4 16-разрядных АР для МП "Квант-20". 137 8.4.4. Арифметическое устройство 137 1006.Арифметический блок способен выполнять 16 логических и 14 арифметических операции, в том числе байтовые, пошаговое умножение 32-разрядного множимого на два разряда множителя. Логический блок может выполнять логические операции параллельно с арифметическими. Все операции выполняются над 32- разрядными операндами за один такт. 137 1007.Универсальный сдвигатель способен выполнять за один такт логический, арифметический или циклический сдвиг 32-разрядного слова влево или вправо на 0 - 31 разряд, а также осуществлять циклические сдвиги внутри байтов, тетрад, пар. Схема маскирования арифметического устройства позволяет маскировать результаты любой операции содержимым одного из регистров общего назначения. Файл регистров общего назначения (РОН) используется для хранения операндов, результатов, масок, адресов данных. В регистр флагов заносятся признаки по результатам выполнения операций в арифметическом устройстве. 137 1008.8.4.5. Системное устройство 137 1009.Системное устройство обеспечивает связь с 4 аналогичными процессорами по независимым каналам. Обмен осуществляется побитно блоками слов. В начале каждого блока задается количество передаваемых слов и адрес в памяти, в который будет записываться сообщение. В процессе передачи осуществляется контроль по четности для каждого передаваемого байта данных. В случае ошибки при передаче вырабатывается соответствующее прерывание. 137 1010.Регистр зашиты памяти позволяет запрещать запись в любой блок памяти длиной 4К слов. 137 8.4.6. Конвейер процессора 137 1011.В процессоре реализован трехстадийный конвейер выполнения команд. На первой стадии осуществляется выборка команды из памяти команд, на второй стадии производится формирование адреса данных для последующего обращения в память и модификация регистров адреса, на третьей стадии выполняются ввод-вывод данных из памяти по предварительно вычисленному адресу и операции арифметики. Действия на каждом этапе выполняются за один такт, что позволяет при обеспечении высокой степени загруженности конвейера выполнять команды в среднем за один такт. 137 8.4.7. Система команд 137 1012.Команды процессора подразделяются на простые и комплексные. Первые выполняют одно действие, тогда как вторые задают трехадресную арифметическую операцию над данными в регистрах одновременно с операцией обмена данными с памятью и (или) модификацией адресных регистров. 137 1013.При обращении к памяти используются следующие виды адресации: базовая по содержимому АР, базовая по содержимому РОНа, автоинкрементная или автодекрементная адресация по любому АР, базово-индекс-ная адресация по двум АР. В МП "Квант-20" добавлена базово-индексная адресация с 8-разрядным смещением, задаваемым в поле команды. 137 1014.Для упрощения устройства управления и обеспечения большей гибкости в программах в микропроцессоре реализована следующая схема выполнения условных и безусловных переходов. В случае условного перехода специальная команда проверяет соответствие флага признаков результата арифметической операции одному из 16 возможных условий перехода. Если имеет место соответствие, то следующая команда не выполняется, а как бы подменяется пустой операцией (NOP). Причем проверка условия осуществляется на фоне выполнения арифметических операций. 137 1015.Чтобы не нарушить работу конвейера (избежать пропуска конвейерных циклов), безусловный переход выполняется по принципу "отложенного перехода". В конвейере сначала отрабатывается команда, следующая за командой перехода, а затем выполняется переход. Так же выполняется и обращение к подпрограммам. 137 1016.Конвейеризация внутренних процессов и совмещение во времени выполнения операций в различных функциональных устройствах микропроцессора позволяют выполнять до четырех команд за один такт. 137 8.4.8. Производительность микропроцессора 138 1017.Гибкая система команд микропроцессора способствует его эффективному применению как на задачах счетного характера, так и на задачах логической и символьной обработки. Коммуникационные возможности процессора позволяют строить на его базе масштабируемые системы с МРР-архитектурой. 138 1018.Уникальная архитектура процессора серии "Квант" позволила обеспечить лучшее значение производительности по сравнению с транспьютерами фирмы Inmos [83]. Производительность микропроцессора "Квант-10" с тактовой частотой 4 МГц соответствует производительности транспьютера Т-800 с частотой 20 МГц. Производительность микропроцессоров "Квант - 10" и "Квант-20" может быть оценена как 12-15 Моп/с и 25-30 Моп/с. 138 9.1. Микропроцессоры и микроконтроллеры 139 9.2. Микросхемы памяти 141 9.3. Программируемые логические интегральные схемы 145 9.4. Направление развития микроэлектронных компонентов вычислительных систем 149 1023.10. МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВА МК51 151 10.1. Общие сведения о микроконтроллерах 151 1025.Семейство МК51 включает пять модификаций МК (имеющих идентичные основные характеристики), основное различие между которыми состоит в реализации памяти программ и мощности потребления. 151 1026. МК КР1816ВЕ51 и КР1830ВЕ51 содержат масочно- программируемое в процессе изготовления кристалла ПЗУ памяти программ емкостью 4096 байт и рас считаны на применение в массовой продукции. За счет использования внешних мик росхем памяти общий объем памяти программ может быть расширен до 64 Кбайт. 151 1027.МК КМ1816ВЕ751 содержит ППЗУ емкостью 4096 байт со стиранием ультрафиолетовым излучением и удобна на этапе разработки системы при отладке программ, а также при производстве небольшими партиями или при создании систем, требующих в процессе эксплуатации периодической подстройки. За счет использования внешних микросхем памяти общий объем памяти программ может быть расширен до 64 Кбайт. 151 1028.МК КР1816ВЕ31 и КР1830ВЕ31 не содержат встроенной памяти программ, однако могут использовать до 64 Кбайт внешней постоянной или перепрограммируемой памяти программ и эффективно использоваться в системах, требующих существенно большего по объему (чем 4 Кбайт на кристалле) ПЗУ памяти программ. 151 1029.Каждая из перечисленных выше микросхем является соответственно аналогом БИС 8051, 80С51, 8751, 8031, 80С31 семейства MCS-51 фирмы Intel (США). 151 1030.Сравнительные данные микросхем приведены в табл. 10.1. 151 1031.Таблица 10.1. 151 1033.Каждая МК рассматриваемого семейства содержит встроенное ОЗУ памяти данных емкостью 128 байт с возможностью расширения общего объема оперативной памяти данных до 64 Кбайт за счет использования внешних микросхем ЗУПВ. 151 1034.Общий объем памяти МК семейства МК51 может достигать 128 Кбайт: 64 Кбайт памяти программ и 64 Кбайт памяти данных. 151 1035.При разработке на базе МК более сложных систем могут быть использованы стандартные ИС с байтовой организацией, например, серии КР580. В дальнейшем обозначение "МК51" будет общим для всех моделей семейства, за исключением случаев, которые будут оговорены особо. 151 1036.МК содержат все узлы, необходимые для автономной работы: 152 1037.1) центральный восьмиразрядный процессор; 152 1038.2) память программ объемом 4 Кбайт (только КМ1816ВЕ751, КР1816ВЕ51 и КР1830ВЕ51); 152 1039.3) память данных объемом 128 байт; 152 1040.4) четыре восьмиразрядных программируемых канала ввода-вывода; 152 1041.5) два 16-битовых многорежимных таймера/счетчика; 152 1042.6) систему прерываний с пятью векторами и двумя уровнями; 152 1043.7) последовательный интерфейс; 152 1044.8) тактовый генератор. 152 1045.Система команд МК содержит 111 базовых команд с форматом 1, 2, или 3 байта. 152 1046.МК имеет: 152 1047.— 32РОН; 152 1048.— 128 определяемых пользователем программно-управляемых флагов; 152 1049.— набор регистров специальных функций. 152 1050.РОН и определяемые пользователем программно-управляемые флаги расположены в адресном пространстве внутреннего ОЗУ данных. Регистры специальных функций (SFR, SPECIAL FUNCTION REGISTERS) с указанием их адресов приведены в таблице 10.1а. 152 1051.*— регистры, допускающие побитовую адресацию. 152 1053.Аккумулятор. АСС — регистр аккумулятора. Команды, предназначенные для работы с аккумулятором, используют мнемонику "А", например, MOV A, Р2. Мнемоника "АСС" используется, к примеру, при побитовой адресации аккумулятора. Так, символическое имя пятого бита аккумулятора при использовании ассемблера ASM51 будет следующим: АСС.5. 153 1054.Регистр В. Используется во время операций умножения и деления. Для других инструкций регистр В может рассматриваться как дополнительный сверхоперативный регистр. 153 1055.Регистр состояния программы. Регистр PSW содержит информацию о состоянии программы. 153 1056.Указатель стека SP. 8-битовый регистр, содержимое которого инкрементируется перед записью данных в стек при выполнении команд PUSH и CALL. При начальном сбросе указатель стека устанавливается в 07Н, а область стека в ОЗУ данных начинается <; адреса 08Н. При необходимости путем переопределения указателя стека область стека может быть расположена в любом месте внутреннего ОЗУ данных микроЭВМ. 153 1057.Указатель данных. Указатель данных (DPTR) состоит из старшего байта (DPH) и младшего байта (DPL). Содержит 16-битовый адрес при обращении к внешней памяти. Может использоваться как 16-битовый регистр или как два независимых восьмибитовых регистра. 153 1058.Порт0—ПортЗ. Регистрами специальных функций Р0, PI, P2, РЗ являются регистры-"защелки" соответственно портов Р0, PI, P2, РЗ. 153 1059.Буфер последовательного порта. SBUF представляет собой два отдельных регистра: буфер передатчика и буфер приемника. Когда данные записываются в SBUF, они поступают в буфер передатчика, причем запись байта в SBUF автоматически инициирует его передачу через последовательный порт. Когда данные читаются из SBUF, они выбираются из буфера приемника. 153 1060.Регистры таймера. Регистровые пары (TH0,TL0) и (TH1,TL1) образуют 16-битовые счетные регистры соответственно таймера/счетчика 0 и таймера/счет чика 1. 153 |
Похожие:
 | Программа дисциплины “Микропроцессорные устройства технических систем” для подготовки инженеров Изучение особенностей применения микропроцессорных устройств в системах автоматики и телеуправления, а также в изделиях электронной... | | Конспект лекций по курсу "Микропроцессоры и микро-эвм в Персональной... Целью настоящего курса является дать понятие о микропроцессорах и однокристальных микро-эвм, области их применения, дать основы функционирования... |
| Методические указания к самостоятельной работе по дисциплине «Микропроцессорные... Цель работы изучение современных однокристальных микроконтроллеров с cisc- и risc- архитектурой, организации их памяти и функционирования,... | | Проектирование микропроцессорных систем методические указания к курсовому проектированию ... |
| Правительство Российской Федерации Московский институт электроники... Целью курса "Микропроцессорные системы" является ознакомление студентов с микропроцессорными средствами и методами проектирования... | | Реферат на тему: «Основы микропроцессорных систем» Эвм, но имеющие несравнимо меньшие размеры. Микропроцессоры относятся к классу микросхем, особенностью которых является возможность... |
| Рабочая программа учебной дисциплины «основы микропроцессорной техники» Изучение дисциплины направлено на освоение принципов построения и функционирования микропроцессорных систем, а также работы в среде... | | Негосударственное Аккредитованное Частное Образовательное Учреждение... Распределенные объектные архитектуры программных систем. Многоуровневые приложения. Основные понятия архитектуры распределенных систем.... |
| Московский энергетический институт (технический университет) институт электротехники (иэт) Целью дисциплины является изучение физических и математических основ компьютерной и микропроцессорной техники и принципов построения... | | Учебной дисциплины физика (с основами астрономии) для специальности 2201 Изучение дисциплины базируется на знаниях, полученных на уроках по физике и математике в школе, и является базой для изучения цифровой... |
| Рабочая программа учебной дисциплины «электронные промышленные устройства» «Электроника электропривода», «Программные средства пэвм», «Теория автоматического управления», «Основы микропроцессорной техники»... | | Публичный отчёт «сош д. Звягино» в 2010-11 учебном году Основные направления Основные направления, содержание и формы деятельности педагогического коллектива регламентировались нормативными документами |
| Реферат Тема. Парапульпарные штифты Основные вопросы для изучения:... Исходящая информация: необходима для правильного клинического применения парапульпарных штифтов | | Расширенная программа дисциплины “ Экологическая геология Рассматриваются основные направления использования геофизических методов для геолого-экологического мониторинга окружающей среды... |
| Реферат на тему: «Вакансии по специальности экономическая кибернетика» Занимается в области применения информационных систем, решает функциональные задачи, а также управляет информационными, материальными... | | Конспект лекций по дисциплине: теория систем и системный анализ санкт-Петербург... Выбор показателя эффективности, математическая постановка задачи |
