1 Основные направления применения микропроцессорных систем 1
Скачать 44.9 Mb.
|
584.В настоящее время выпускаются разновидности микропроцессора: UltraSPARC-1 с частотой 167 МГц, имеющий значение индекса производительности на тестах SPECint95 и SPECfp95 - 5,6 и 9,1 соответственно, UltraSPARC-2 с частотой 250 МГц с производительностью 8,5 SPECint 95 и 15 SPECfp 95. Процессор UltraSPARC-2 с частотой 300 МГц обеспечивает производительность 11 SPECint 95 и 18 SPECfp 95. В 1998 r. Sun планирует выпустить процессоры третьего поколения UltraSPARC-3. Этот процессор будет работать на тактовых частотах 350,400 и 450 МГц и выше. Ожидается, что его производительность на частоте 450 МГц составит 25 SPECint 95 и 40 SPECfp 95. 97 585.Структура микропроцессора UltraSPARC показана на рис. 3.8. 97 586.UltraSPARC оснащен кэшем данных и кэшем команд по 16К каждый. Оба кэша имеют собственный буфер трансляции адресов TLB (Translation Look-aside Buffer). UltraSPARC содержит встроенный контроллер кэша второго уровня. Выборка команд тесно интегрирована с кэшем команд первого уровня. Команды сохраняются в кэше и для ускорения обработки предварительно декодируются. Каждые 2 инструкции в кэше ассоциируются с 2 битами, которые используются для предсказания переходов. 2 бита позволяют отслеживать 4 различных состояния, кодирующих последние 2 перехода, выполняемых по этим командам. Механизм предвыборки использует эти биты для динамического упреждения переходов. UltraSPARC способен предсказывать переход с вероятностью 0,88 на тесте SPECint92 и с вероятностью 0,94 на тесте SPECfp92. 97 587.Обрабатывающий конвейер UltraSPARC имеет 9 этапов и позволяет выполнять до 4 команд за один такт. Первые два этапа стандартные - это выборка и декодирование команд. На третьем этапе группируются все команды, которые можно передать следующему блоку. Микропроцессор не изменяет порядка выполнения этих команд. Задача планирования загрузки исполнительных модулей решается статически на этапе компиляции. В каждом такте могут выбираться на выполнение 2 целочисленные команды, 2 команды с плавающей точкой или графические команды, одна команда загрузки/записи в память или одна команда перехода. Таким образом, при 6 возможных командах одновременно могут выполняться лишь 4. На этом же этапе происходит получение информации из регистров. 97 588.После выбора команды конвейер разделяется на 3 части. Одна ветвь обрабатывает целочисленные команды и команды работы с памятью, а другая - команды с плавающей точкой и графические команды. Команды с плавающей точкой передаются в трехэтапный конвейер, который выполняет всю обработку, кроме деления с плавающей точкой и вычисления квадратного корня. Эти функции выполняет отдельный блок. Хотя микропроцессор подает команды поочередно, результаты не обязательно поступают в том же порядке. 98 589.Базовые целочисленные команды выполняются за 1 такт. Другие, такие как целочисленное умножение и деление, могут иметь переменную длительность. Остальные этапы целочисленного конвейера выполняют загрузку/запись в память. 98 590.Процессоры с архитектурой SPARC - это на сегодняшний день единственные процессоры, использующие концепцию регистровых окон. Вместо 32 базовых регистров эти микропроцессоры предлагают 8 перекрывающихся окон регистров по 24 регистра каждое. С началом новой процедуры или ветви обработки окно не требуется записывать в память - новый контекст просто будет использовать новое окно регистров. Однако, на практике, число доступных окон быстро иссякает, и в этом случае приходится записывать информацию в память. Однозначного мнения о достоинствах и недостатках подобной модели пока не существует. 98 591.В UltraSPARC-2 добавлен дополнительный механизм, благодаря которому при каждом прерывании становится доступным новое окно из 8 регистров. Такое решение должно значительно увеличить скорость выполнения мультипроцессорного программного кода. 98 592.Для получения высокой пропускной способности UltraSPARC использует иерархию шин. 128-разрядная шина памяти работает с тактовой частотой самого процессора. Для выполнения ввода-вывода на периферийные устройства используется шина SBus, Sun Microsystems реализует интерфейс с этой шиной на аппаратном уровне с помощью микросхемы коммутации магистрали, входящей в набор микросхем процессора. Она позволяет изолировать шину памяти от шины ввода-вывода и выполнять операции чтения из памяти одновременно с вводом-выводом на периферийные устройства. В результате достигается высокий коэффициент использования шины и пропускная способность 1,3 Гбит/с. 98 6.2. Микропроцессор Power PC 620 99 593.Процессор PowerPC, созданный усилиями альянса IBM, Apple и Motorola, имеет уже солидную историю. С 1991 г. регулярно появляются новые версии этого процессора. В 1993 г. появился PowerPC 601 - недорогая 32-разрядная реализация архитектуры PowerPC. Вслед за ним в том же году был выпущен микропроцессор PowerPC 603 - менее мощная версия 32-разрядного процессора, предназначенная для портативных компьютеров. В 1995г. анонсирована первая 64-разрядная реализация архитектуры PowerPC - микропроцессор PowerPC 620 [38,39]. Если предыдущие версии микропроцессоров PowerPC были ориентированы на персональные компьютеры, то PowerPC 620 предназначен для рабочих станций и высокопроизводительных серверов. 99 594.Этот микропроцессор имеет 6 независимых исполнительных блоков, высокоскоростной шинный интерфейс, внутренний кэш 64Кбайт. Он обеспечивает высокую производительность, необходимую в задачах моделирования и обработки транзакций. На тактовой частоте 133 Мгц его производительность составляет 225 SPECint92 и 300 SPECfp92. 99 595.PowerPC 620 совместим по коду с более ранними версиями PowerPC, что позволяет наряду с новыми специально разработанными 64-разрядными программами выполнять на нем 32-разрядные программы PowerPC. Однако по выводам PowerPC 620 не совместим с моделью 604: вместо 304 он имеет 482 вывода. 99 596.При производстве процессора используется 0,5-микронная технология КМОП с 4 слоями металлизации, аналогичная применяемой для PowerPC 604, однако схемотехника транзисторов и переключательных схем улучшена. На кристалле площадью 311 мм2 размещено 7 млн. транзисторов, что почти вдвое больше, чем у PowerPC 604. Как и PowerPC 603 и 604, PowerPC 620 имеет рабочее напряжение 3,3В. На частоте 133 Мгц он потребляет не более 30Вт. 99 597.Структура микропроцессора показана на рис. 3.9. 99 598.Как и в предыдущих микропроцессорах, в PowerPC 620 используется гарвардская архитектура с раздельными маршрутами кода и данных. Процессор имеет 2 встроенных кэша первого уровня по 32Кбайт каждый. Каждый кэш имеет собственный блок управления памятью MMU и функционирует независимо от другого. 99 599.PowerPC 620 имеет суперскалярное RISC-ядро. В процессоре применяется четырехконвейерная суперскалярная архитектура с шестью исполнительными модулями: тремя целочисленными АЛУ, блоком операций с плавающей точкой, блоком загрузки/сохранения и блоком переходов. За один такт процессор может выполнять до 4 команд. 99 600.Для поддержания эффективной загрузки исполнительных блоков в процессоре применяется динамическое предсказание переходов совместно со спекулятивным выполнением кода на глубину до 4 предсказанных ветвлений. Для предсказания переходов в PowerPC 620 используется таблица предыстории переходов ВНТ (Brahch History Table), в которой регистрируется результат выполнения каждой команды ветвления. Команды и адреса переходов кэшируются в кэше ВТАС (Branch-Target Address Cache). Вероятность правильного предсказания переходов составляет 0,9. 100 601.Как и в модели 604, в PowerPC 620 применяется буфер переупорядочивания на 16 элементов, однако в нем допускается использовать до четырех элементов буфера переименования за такт (вместо двух), что расширяет возможности конвейерной обработки команд. 100 602.В блоке операций с плавающей точкой PowerPC 620 (FPU) увеличена по сравнению с предыдущими моделями производительность операций деления и извлечения квадратного корня. PowerPC 620 может работать в 32- или 64- разрядном режиме. На текущий режим указывает программно-управляемый бит в регистре MSR (Machine State Register). 100 603.Шинный интерфейс PowerPC 620 включает в себя унифицированную внутреннюю поддержку кэша 2-го уровня, не требует дополнительных тактов для управления логикой внешнего кэша. 100 604.Внешний кэш может иметь объем до 128 Мбайт и может функционировать с тактовой частотой ЦП, а также на частотах вдвое и вчетверо меньших, что дает возможность гибкого выбора конфигурации памяти системы. Кэш данных реализует режим сквозной и обратной записи и протокол MESI (Modified, Exclusive, Shared, Invalid), обеспечивающий синхронизацию кэшей в мультипроцессорных системах. 100 605.Перед тем как попасть во внутренний кэш, команды проходят через декодер. Декодированные команды находятся в кэше команд до их выборки блоком планирования/выполнения. Благодаря предварительному декодированию остальная логика декодирования объединяется с этапом планирования загрузки конвейеров микропроцессора, что позволяет сократить число этапов конвейера до 5 (выборка, декодирование/планирование: выполнение, завершение и запись). Поскольку конвейер стал короче, команды выполняются за меньшее число тактов процессора. 101 606.Уникальной особенностью микропроцессоров PowerPC является также программное переключение режимов адресации (Intel/Motorola). Этот режим также определяется одним из битов MPR. Таким образом, рабочая станция на базе PowerPC 620 сможет выполнять код приложений разных операционных систем. 101 607.К числу последних разработок микропроцессоров с архитектурой PowerPC относятся микропроцессоры PowerPC 750 (G3_), PowerPC (G4), Power3, MPC8260. 101 6.3. Микропроцессоры с архитектурой РА 101 608.32-разрядный микропроцессор PA-RISC с архитектурой Precision Architecture был выпущен в 1986 г фирмой Hewlett-Packard. Последовательно развивая принципы RISC архитектуры, HP выпустила один из самых высокопроизводительных на сегодняшний день микропроцессоров РА-8000, в котором в полной мере воплощены основные принципы -динамического исполнения команд ("интеллектуального выполнения" - в терминах Hewlett-Packard) [34-37]. 101 609.Производительность микропроцессора с тактовой частотой 180 МГц составила 11,8 SPECint 95 20,2 SPECfp 95. Процессор изготовляется по технологии КМОП 0,5 мкм. Последующие модификации предусматривают использование технологии с КМОП 0,35 мкм для РА-8200 и 0,25 мкм для РА-8500. 101 610.Структура микропроцессора РА-8000 показана на рис. 3.10. 101 611.РА-8000 имеет 64-разрядную четырехконвейерную архитектуру с оригинальной схемой изменения последовательности выполняемых команд. Процессор содержит 10 функциональных устройств: два целочисленных АЛУ, два целочисленных устройства сдвига/объединения, два устройства умножения/накопления с плавающей точкой (MAC), два устройства деления/извлечения корня и два устройства загрузки/сохранения. Устройства умножения/накопления требуют трех тактов и полностью конвейеризируются для обработки данных с одинарной точностью. Их производительность составляет до 4 FLOPS за такт. Блоки деления требуют 17 тактов и не конвейеризируются. 101 612.В РА-8000 используется буфер переупорядочивания команд (IRB), просматривающий следующие 56 команд в потоке инструкций и определяющий, какие из них можно выполнять параллельно. Фактически IRB состоит из двух блоков на 28 команд каждый. Блок АЛУ содержит команды для устройства целочисленной арифметики, а другой блок используется для команд устройства операций с плавающей точкой и команд загрузки/сохранения. 101 613.Команда, помещенная в IRB, ожидает готовности данных, являющихся результатом предыдущих команд, и выбирается на выполнение (в порядке очередности) как только все требуемые данные получены и необходимое исполнительное устройство освободилось. Каждый из блоков IRB позволяет планировать две команды за такт (итого до четырех команд за такт). Для устранения связей между параллельно выполняемыми командами в процессоре используется переименование регистров. 101 615. 102 616.Рис. 3.104. Структура микропроцессора PA-8000 102 618.В микропроцессоре используется алгоритм предсказания переходов, основанный на мажоритарном принципе оценки предыстории для каждой точки ветвления. Для предсказания используется таблица истории ветвлений ВНТ (Branch History Table), содержащая до 256 3-битовых записей, по одной для каждой точки ветвления. Вероятность правильного предсказания составляет 0,8. 102 619.Hewlett-Packard спроектировала РА-8000 специально для научных и инженерных расчетов, размер интенсивно используемых данных в которых может быть велик. В этой связи возникает необходимость использования больших кэш-памятей команд и данных. РА-8000 использует внешние основные кэш-памяти данных и команд объемом до 4 Мбайт, а также буфер переупорядочивания адресов (ARB), отслеживающий все команды загрузки/сохранения, что позволяет сократить задержку, связанную с адресацией внешней кэш-памяти. Более медленный доступ к данным во внешнем кэше для РА-8000 компенсируется его большим объемом (что, однако, приводит к удорожанию системы) и эффективным управлением обменом с кэш- памятью (использование высокоскоростных линий управления кэшем, предвыборки команд и данных из основной памяти в кэш). 102 620.Устранить недостаток, связанный с удорожанием системы при использовании внешнего основного кэша, Hewlett-Packard удалось в новом микропроцессоре РА-8500, производимом по технологии 0,25 мкм. Высокая плотность упаковки позволила разместить на кристалле кэш-память первого уровня размером 1Мбайт для данных и 0,5Мбайт для команд. 102 623.7. СИГНАЛЬНЫЕ МИКРОПРОЦЕССОРЫ 103 7.1. Общие сведения о цифровой обработке сигналов 103 624.Цифровая обработка сигнала - это арифметическая обработка в реальном масштабе времени последовательности значений амплитуды сигнала, определяемых через равные временные промежутки [42,43]. Примерами цифровой обработки являются: 103 625.• фильтрация сигнала; 103 626.• свертка двух сигналов (смешение сигналов); 103 627.• вычисление значений корреляционной функции двух сигналов; 103 628.• усиление, ограничение или трансформация сигнала; 103 629.• прямое/обратное Фурье-преобразование сигнала. 103 630.Аналоговая обработка сигнала, традиционно используемая во многих радиотехнических устройствах, является во многих случаях более дешевым способом достижения требуемого результата. Однако тогда, когда требуется высокая точность обработки, миниатюрность устройства, стабильность его характеристик в различных температурных условиях функционирования, цифровая обработка оказывается единственным приемлемым решением. 103 1.АС описывается: xa(t)=Umsin2ft, Um=1v, f=2гц 103 631. 103 2.ДС описывается решетчатыми функциями – последовательностями x(), - интервал дискретизации, k=0,1,2,....j, x(k)=xk 103 632.Квантование по времен. 103 633.t={0,,2,3,4,5,...} 103 634.k={0,1,2,3,4,5....} 103 635.x(k)[-xmin,+xmax] 103 3.Цифровые сигналы 103 637. 104 638.k={0,1,2,3,4,...} x(k)={0,2,3,2,0,-2,-3,-2,0} 104 639.Квантование по времени и по уровню. 104 641. 104 642.Сигнал задается последовательностью 104 643.=const: x(k)={0,2,3,2,0,-2,-3,-2,0} 104 644.h=const: y(k)=x(k-2) 104 645.с периодом N=8 104 646. 104 648. 105 649.y(h)=x(k+2) 105 651. 105 652.Дискретная функция: 105 653.Любая последовательность x(k) может быть записана в виде . 105 |
Похожие:
 | Программа дисциплины “Микропроцессорные устройства технических систем” для подготовки инженеров Изучение особенностей применения микропроцессорных устройств в системах автоматики и телеуправления, а также в изделиях электронной... | | Конспект лекций по курсу "Микропроцессоры и микро-эвм в Персональной... Целью настоящего курса является дать понятие о микропроцессорах и однокристальных микро-эвм, области их применения, дать основы функционирования... |
| Методические указания к самостоятельной работе по дисциплине «Микропроцессорные... Цель работы изучение современных однокристальных микроконтроллеров с cisc- и risc- архитектурой, организации их памяти и функционирования,... | | Проектирование микропроцессорных систем методические указания к курсовому проектированию ... |
| Правительство Российской Федерации Московский институт электроники... Целью курса "Микропроцессорные системы" является ознакомление студентов с микропроцессорными средствами и методами проектирования... | | Реферат на тему: «Основы микропроцессорных систем» Эвм, но имеющие несравнимо меньшие размеры. Микропроцессоры относятся к классу микросхем, особенностью которых является возможность... |
| Рабочая программа учебной дисциплины «основы микропроцессорной техники» Изучение дисциплины направлено на освоение принципов построения и функционирования микропроцессорных систем, а также работы в среде... | | Негосударственное Аккредитованное Частное Образовательное Учреждение... Распределенные объектные архитектуры программных систем. Многоуровневые приложения. Основные понятия архитектуры распределенных систем.... |
| Московский энергетический институт (технический университет) институт электротехники (иэт) Целью дисциплины является изучение физических и математических основ компьютерной и микропроцессорной техники и принципов построения... | | Учебной дисциплины физика (с основами астрономии) для специальности 2201 Изучение дисциплины базируется на знаниях, полученных на уроках по физике и математике в школе, и является базой для изучения цифровой... |
| Рабочая программа учебной дисциплины «электронные промышленные устройства» «Электроника электропривода», «Программные средства пэвм», «Теория автоматического управления», «Основы микропроцессорной техники»... | | Публичный отчёт «сош д. Звягино» в 2010-11 учебном году Основные направления Основные направления, содержание и формы деятельности педагогического коллектива регламентировались нормативными документами |
| Реферат Тема. Парапульпарные штифты Основные вопросы для изучения:... Исходящая информация: необходима для правильного клинического применения парапульпарных штифтов | | Расширенная программа дисциплины “ Экологическая геология Рассматриваются основные направления использования геофизических методов для геолого-экологического мониторинга окружающей среды... |
| Реферат на тему: «Вакансии по специальности экономическая кибернетика» Занимается в области применения информационных систем, решает функциональные задачи, а также управляет информационными, материальными... | | Конспект лекций по дисциплине: теория систем и системный анализ санкт-Петербург... Выбор показателя эффективности, математическая постановка задачи |
