Каждый логический элемент имеет свое условное обозначение, которое выражает его логическую функцию, но не указывает на то, какая именно электронная схема в нем реализована. Это упрощает запись и понимание сложных логических схем.
Работу логических элементов описывают с помощью таблиц истинности.
Таблица истинности это табличное представление логической схемы (операции), в котором перечислены все возможные сочетания значений истинности входных сигналов (операндов) вместе со значением истинности выходного сигнала (результата операции) для каждого из этих сочетаний.
2. Логические (функциональные) схемы
1) Схема И.
Схема И реализует конъюнкцию двух или более логических значений.
Условное обозначение на структурных схемах схемы И с двумя входами представлено на рис. 1. Таблица истинности — в таблице 1.
Рис. 1
|
Таблица 1
X
|
Y
|
X۸Y
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
1
|
|
Единица на выходе схемы И будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет ноль, на выходе также будет ноль.
Связь между выходом z этой схемы и входами x и y описывается соотношением:
z = x۸ y (читается как "x и y").
Операция конъюнкции на функциональных схемах обозначается знаком “&” (читается как "амперсэнд"), являющимся сокращенной записью английского слова and.
2. Схема ИЛИ
Схема ИЛИ реализует дизъюнкцию двух или более логических значений.
Когда хотя бы на одном входе схемы ИЛИ будет единица, на её выходе также будет единица.
Условное обозначение схемы ИЛИ представлено на рис. 2. Знак “1” на схеме — от устаревшего обозначения дизъюнкции как ">=1" (т.е. значение дизъюнкции равно единице, если сумма значений операндов больше или равна 1). Связь между выходом z этой схемы и входами x и y описывается соотношением: z = x v y (читается как "x или y"). Таблица истинности — в табл. 2.
Рис. 2
|
Таблица 2
X
|
Y
|
X v Y
|
0
|
0
|
0
|
0
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
|
3. Схема НЕ
Схема НЕ (инвертор) реализует операцию отрицания. Связь между входом x этой схемы и выходом z можно записать соотношением z = ¬ x, где ¬ x читается как "не x" или "инверсия х".
Если на входе схемы 0, то на выходе 1. Когда на входе 1, на выходе 0. Условное обозначение инвертора — на рисунке 3, а таблица истинности — в табл. 3.
Рис. 3
|
Таблица 3
|
4. Схема И-НЕ
Схема И-НЕ состоит из элемента И и инвертора и осуществляет отрицание результата схемы И.
Связь между выходом z и входами x и y схемы записывают следующим образом:  , где  читается как "инверсия x и y".
Условное обозначение схемы И-НЕ представлено на рисунке 4. Таблица истинности схемы И-НЕ — в табл. 4.
Рис. 4
|
Таблица 4
x
|
y
|
|
0
|
0
|
1
|
0
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
0
|
|
5. Схема ИЛИ-НЕ
Схема ИЛИ-НЕ состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ.
Связь между выходом z и входами x и y схемы записывают следующим образом:  , где  , читается как "инверсия x или y". Условное обозначение схемы ИЛИ-НЕ представлено на рис. 5.
Таблица истинности схемы ИЛИ-НЕ – табл 5
Рис. 5.
|
Таблица 5.
x
|
y
|
не (x v y)
|
0
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
0
|
|
Другие логические элементы построены из этих трех простейших и выполняют более сложные логические преобразования информации. Сигнал, выработанный одним логическим элементом, можно подавать на вход другого элемента, это дает возможность образовывать цепочки из отдельных логических элементов.
Например, эта схема соответствует сложной логической функции F(A,B)= ¬(А V В). Попробуйте проследить изменения электрического сигнала в этой схеме. Например, какое значение электрического сигнала (O или 1) будет на выходе, если на входе: А=1 и В=О.
|
|
Такие цепи из логических элементов называются ЛОГИЧЕСКИМИ УСТРОЙСТВАМИ. Логические устройства же, соединяясь, в свою очередь образуют функциональные схемы (их еще называют СТРУКТУРНЫМИ или ЛОГИЧЕСКИМИ СХЕМАМИ). По заданной функциональной схеме можно определить логическую формулу, по которой эта схема работает, и наоборот.
4. Что такое триггер?
Триггер — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю.
Термин триггер происходит от английского слова trigger — защёлка, спусковой крючок. Для обозначения этой схемы в английском языке чаще употребляется термин flip-flop, что в переводе означает “хлопанье”. Это звукоподражательное название электронной схемы указывает на её способность почти мгновенно переходить (“перебрасываться”) из одного электрического состояния в другое и наоборот.
Самый распространённый тип триггера — так называемый RS-триггер (S и R, соответственно, от английских set — установка, и reset — сброс). Условное обозначение триггера — на рис. 6.
Рис. 6
Он имеет два симметричных входа S и R и два симметричных выхода Q и  , причем выходной сигнал Q является логическим отрицанием сигнала .
На каждый из двух входов S и R могут подаваться входные сигналы в виде кратковременных импульсов (  ).
Наличие импульса на входе будем считать единицей, а его отсутствие — нулем.
На рис. 7 показана реализация триггера с помощью вентилей ИЛИ-НЕ и соответствующая таблица истинности (таблица 6)
Таблица 6
Рис. 7
|
S
|
R
|
Q
|
|
0
|
0
|
запрещено
|
0
|
1
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
1
|
хранение бита
|
|
Проанализируем возможные комбинации значений входов R и S триггера, используя его схему и таблицу истинности схемы ИЛИ-НЕ (табл. 5).
Если на входы триггера подать S=“1”, R=“0”, то (независимо от состояния) на выходе Q верхнего вентиля появится “0”. После этого на входах нижнего вентиля окажется R=“0”, Q=“0” и выход станет равным “1”.
Точно так же при подаче “0” на вход S и “1” на вход R на выходе появится “0”, а на Q — “1”.
Если на входы R и S подана логическая “1”, то состояние Q и не меняется.
Подача на оба входа R и S логического “0” может привести к неоднозначному результату, поэтому эта комбинация входных сигналов запрещена.
Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта, соответственно, 8 • 210 = 8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.
5. Что такое сумматор?
Основной элементарной операцией, выполняемой над кодами чисел в цифровых устройствах, является арифметическое сложение. Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
Сумматоры классифицируют по различным признакам. Мы рассмотрим лишь некоторые:
По количеству одновременно обрабатываемых разрядов складываемых чисел:
одноразрядные,
многоразрядные.
По числу входов и выходов одноразрядных двоичных сумматоров:
-полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд);
-полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).
Начнем с рассмотрения работы полусумматора.
Полусумматор (рис. 8 ) имеет два входа a и b для двух слагаемых и два выхода: S — сумма, P — перенос. Обозначением полусумматора служат буквы HS (half sum — полусумма). Работу его отражает таблица истинности (табл.8 ).
Рис.8
|
a
|
b
|
P
|
S
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
1
|
0
|
0
|
1
|
1
|
1
|
1
|
0
|
|
Таблица 8.
|
Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнём. Условное обозначение одноразрядного сумматора на рис. 9.
Рис. 9
При сложении чисел A и B в одном i-ом разряде приходится иметь дело с тремя цифрами:
|
