Разработка рабочей программы учебной дисциплины «Специальные дисциплины Системной архитектуры» для модуля 3 «Архитектура вычислительных систем»

Содержание модулей дисциплины.

Модуль 1. «Архитектура микропроцессоров»

• 
  об основных понятиях архитектуры микропроцессоров;
  
• 
  о принципах взаимодействия микропроцессоров с оперативно памятью, внешними устройствами и построении микропроцессорных систем.
  
• 
  об основных тенденциях в развитии архитектуры современных микропроцессоров.
  

• 
  Основные принципы организации архитектуры универсальных МП
  
• 
  Представление физического и логического адресного пространства в МП.
  
• 
  Организацию системы прерывания.
  
• 
  Аппаратные средства защиты информации, реализованные в микропроцессоре.
  
• 
  Принципы построения микропроцессорных систем.
  
• 
  Особенности архитектуры микропроцессоров типа Pentium IV и Itanium.
  

• 
  разрабатывать структуру МП системы для решения задач различного назначения.
  

• 
  оценки производительности микропроцессора на различных классах задач.
  

• 
  Введение. Содержание курса.
  
• 
  Структура курса.
  
• 
  Рекомендуемая литература.
  
• 
  Понятие архитектуры микропроцессора.
  
• 
  Классификация МП БИС по их архитектуре
  
• 
  Основные функциональные блоки универсального МП с архитектурой IA-32.
  

1. 
   Что такое микропроцессор?
   
2. 
   Какие характеристики используются при анализе микропроцессора как устройства вычислительной техники?
   
3. 
   Какие характеристики используются при анализе микропроцессора как электронного прибора?
   
4. 
   Какие параметры характеризуют архитектуру микропроцессора?
   
5. 
   На какие классы делятся микропроцессоры?
   
6. 
   Какими параметрами характеризуются универсальные микропроцессоры?
   
7. 
   Каковы основные области применение универсальных микропроцессоров?
   
8. 
   Какова особенность системы команд однокристальных микроконтроллеров?
   

1. 
   Какие основные функции выполняет система управления памятью?
   
2. 
   Каковы основные системные требования при распределении памяти?
   
3. 
   Каковы основные требования пользователей к распределению памяти?
   
4. 
   Какая часть программного обеспечения всегда располагается в оперативной памяти?
   
5. 
   Что такое «виртуальная память»?
   
6. 
   Почему концепция виртуальной памяти базируется на ее страничном разбиении?
   
7. 
   Каким образом виртуальный адрес преобразуется в физический?
   
8. 
   Какие адреса использует программист при составлении программ?
   
9. 
   Каковы особенности статического распределения памяти?
   
10. 
    Каковы предпосылки динамического распределения памяти?
    
11. 
    Как преобразуется смещение в странице при переводе виртуальных адресов в физические?
    
12. 
    Каковы основные достоинства и недостатки сегментного распределения памяти?
    
13. 
    Каковы преимущества статического распределения памяти?
    
14. 
    Что такое “физическое адресное пространство”?
    
15. 
    Что такое “логическое адресное пространство”?
    
16. 
    Как может быть организовано логическое адресное пространство?
    
17. 
    Как организуется трансляция логического адреса в физический при сегментной организации логического адресного пространства?
    
18. 
    Как организуется трансляция логического адреса в физический при сегментно-страничной организации логического адресного пространства?
    
19. 
    Что входит в состав логического адреса при сегментной организации логического адресного пространства?
    
20. 
    Что входит в состав логического адреса при страничной организации логического адресного пространства?
    
21. 
    Что входит в состав логического адреса при сегментно-страничной организации логического адресного пространства?
    
22. 
    Какое основное отличие сегментов от страниц?
    
23. 
    Какое главное назначение имеют страницы при сегментно-страничной организации логического адресного пространства?
    
24. 
    Какое главное назначение имеют сегменты при сегментно-страничной организации логического адресного пространства?
    
25. 
    Из каких частей состоит логический адрес микропроцессора с архитектурой IA-32?
    
26. 
    Где хранится селектор, используемый в логическом адресе?
    
27. 
    Какова разрядность селектора МП с архитектурой IA-32?
    
28. 
    Какие поля входят в состав селектора?
    
29. 
    Каков размер смещения в логическом адресе МП с архитектурой IA-32?
    
30. 
    Как формируется смещение в логическом адресе при выборке команды?
    
31. 
    Как формируется смещение в логическом адресе при обращении за операндом, находящемся в памяти?
    
32. 
    Какие системные таблицы используются при сегментном преобразовании адреса МП с архитектурой IA 32?
    
33. 
    На какие поля разбивается линейный адрес в случае необходимости страничного преобразования?
    
34. 
    Какие системные объекты используются при преобразовании линейного адреса в физический в случае необходимости страничного преобразования?
    
35. 
    Какую информацию о сегменте содержит его дескриптор?
    
36. 
    Какова длина поля адреса в дескрипторе сегмента?
    
37. 
    Какова длина поля предела в дескрипторе сегмента?
    
38. 
    В каких единицах может указываться длина сегмента, задаваемая в его дескрипторе?
    
39. 
    Чем определяется единица измерения длины сегмента, задаваемой в его дескрипторе?
    
40. 
    Какова длина сегмента в МП с архитектурой IA 32, работающего в защищенном режиме?
    
41. 
    Каково назначение битов атрибутов в дескрипторе сегмента?
    
42. 
    Каково назначение поля DPL в байте доступа дескриптора сегмента?
    
43. 
    Какие типы сегмента могут описываться в дескрипторе?
    
44. 
    Какие типы системных объектов могут быть описаны в дескрипторе сегмента?
    
45. 
    Обращение к каким таблицам может быть задано в селекторе?
    
46. 
    Какая информация содержится в глобальной таблице дескрипторов?
    
47. 
    Какая информация содержится в локальной таблице дескрипторов?
    
48. 
    Сколько обращений к памяти требуется при вычислении линейного адреса в случае нахождения дескриптора сегмента в глобальной таблице дескрипторов?
    
49. 
    Сколько обращений к памяти требуется при вычислении линейного адреса в случае нахождения дескриптора сегмента в локальной таблице дескрипторов?
    
50. 
    Для чего используются теневые регистры, соответствующие сегментным регистрам микропроцессора?
    
51. 
    Почему виртуальная память строится на основе страничной, а не сегментной организации памяти?
    
52. 
    Для чего в МП с архитектурой IA 32 используется двухуровневое преобразование номера виртуальной страницы в номер физической страницы?
    
53. 
    Каково назначение битов атрибутов в элементе таблицы страниц?
    

1. 
   Каково назначение аппаратных средств защиты информации микропроцессора?
   
2. 
   На какие классы делятся средства защиты информации в микропроцессоре?
   
3. 
   Какие проверки выполняются средствами защиты микропроцессора на этапе загрузки селектора и кэширования дескриптора?
   
4. 
   Какие проверки выполняются средствами защиты микропроцессора при обращении к памяти?
   
5. 
   Какое максимальное количество уровней привилегий различается аппаратными средствами микропроцессора?
   
6. 
   Какое количество уровней привилегий различается аппаратными средствами микропроцессора на уровне страниц?
   
7. 
   На каком уровне привилегий работают программы ядра операционной системы?
   
8. 
   На каком уровне привилегий работают прикладные пользовательские программы?
   
9. 
   Сколько уровней привилегий должна поддерживать защищенная операционная система?
   
10. 
    На каком уровне привилегий можно реализовать незащищенную систему?
    
11. 
    Чем определяется уровень привилегий сегмента?
    
12. 
    Какие проверки проводят средства защиты микропроцессора по привилегиям при выполнении программы?
    
13. 
    Какие команды относятся к привилегированным?
    
14. 
    На каком уровне привилегий могут выполняться привилегированные команды?
    
15. 
    В каком случае часть сегмента может иметь особую защиты по отношению ко всему сегменту?
    
16. 
    Возможно ли выполнение команд ввода-вывода для программы, чей уровень привилегий меньше уровня привилегий, указанного в поле IOPL регистра флагов?
    
17. 
    На каком уровне привилегий могут располагаться данные, к которым разрешено обращение программе?
    
18. 
    На каком уровне привилегий разрешено обращение программы к другим программам без использования специальных механизмов доступа?
    
19. 
    Какая информация содержится в шлюзе вызова?
    
20. 
    Какой уровень привилегий кодируется в поле DPL байта доступа шлюза вызова?
    
21. 
    Каким образом программе обеспечивается возможность вызова более привилегированных программ?
    

1. 
   Чем характеризуется мультипрограммный режим работы ЭВМ?
   
2. 
   Что такое "процесс" в мультипрограммной ЭВМ?
   
3. 
   Какими аппаратными и программными средствами поддерживается мультипрограммный режим работы ЭВМ?
   
4. 
   В каком случае увеличение коэффициента мультипрограммирования увеличивает пропускную способность ЭВМ?
   
5. 
   Какие показатели характеризуются использование аппаратных ресурсов ЭВМ при мультипрограммном режиме работы?
   
6. 
   Как в общем случае изменяется время выполнения программы при увеличении коэффициента мультипрограммирования?
   
7. 
   Укажите основные режимы работы мультипрограммной ЭВМ.
   
8. 
   Укажите основные одноочередные дисциплины распределения ресурсов.
   
9. 
   В какой из одноочередных дисциплин распределения ресурсов время нахождения в очереди длинных и коротких запросов зависит только от момента их поступления?
   
10. 
    Какая из одноочередных дисциплин распределения ресурсов наиболее благоприятствует выполнению коротких запросов?
    
11. 
    При какой дисциплине распределения ресурсов вновь поступивший запрос с максимальным уровнем приоритета будет быстрее принят к обслуживанию?
    
12. 
    На основе какой одноочередной дисциплины распределения ресурсов обычно строятся многоочередные дисциплины?
    
13. 
    Каким образом осуществляется переключение задач?
    
14. 
    Какие аппаратные средства микропроцессора используются для поддержки мультипрограммного режима работы?
    
15. 
    Что представляет собой сегмент состояния задачи?
    
16. 
    Какая информация содержится в регистре задачи?
    
17. 
    Для каких целей используется селектор возврата в сегменте состояния задачи?
    
18. 
    Для чего используется битовая карта ввода-вывода в сегменте состояния задачи?
    
19. 
    Какую длину имеет сегмент состояния задачи?
    
20. 
    Для чего используется бит занятости B в дескрипторе TSS?
    
21. 
    Для чего используется бит NT вложенной задачи в регистре флагов?
    
22. 
    Каково назначение поля смещения в командах межсегментных переходов, осуществляющих переключение задач?
    

1. 
   Какие параметры входят в понятие интерфейса?
   
2. 
   Каковы преимущества микропроцессорной системы, использующей сигналы IOR и IOW для обращения к внешним устройствам, по сравнению с системой, использующей сигналы MR и MW как для обращения к ОЗУ, так и для обращения к внешним устройствам?
   
3. 
   Каков основной недостаток программно-управляемого способа передачи информации?
   
4. 
   Каково назначения контроллера прямого доступа к памяти в микропроцессорной системе?
   
5. 
   Каков основной недостаток обмена информацией в режиме прямого доступа к памяти?
   
6. 
   В каких случаях программно-управляемый обмен между памятью и устройством ввода-вывода эффективнее обмена в режиме прямого доступа к памяти?
   
7. 
   Какие из сигналов на шине используются при обмене информации в режиме прямого доступа к памяти?
   
8. 
   Какая информация должна быть занесена в контроллер прямого доступа к памяти при его инициализации?
   
9. 
   Как определяется начальный адрес блока ОЗУ, с которым проводит обмен внешнее устройство в режиме прямого доступа к памяти?
   
10. 
    Сколько внешних устройств может работать в режиме прямого доступа к памяти при использовании одного контроллера ПДП ?
    
11. 
    Сколько внешних устройств может работать в режиме прямого доступа к памяти при каскадном включении двух контроллеров ПДП ?
    
12. 
    Каковы функции чипсета?
    
13. 
    Как влияет изменение чипсета на характеристики компьютера?
    

1. 
   На какие группы делятся прерывания в универсальном микропроцессоре?
   
2. 
   Чем выполнение программы – обработчика прерывания отличается от выполнения подпрограмм?
   
3. 
   На какие группы делятся аппаратные прерывания в универсальном микропроцессоре?
   
4. 
   На какие группы делятся программные прерывания в универсальном микропроцессоре?
   
5. 
   Сколько входов запросов немаскируемых прерываний имеет универсальный микропроцессор?
   
6. 
   Сколько входов запросов маскируемых прерываний имеет универсальный микропроцессор?
   
7. 
   Чем характеризуются программные прерывания (исключения) типа "отказ"?
   
8. 
   Чем характеризуются программные прерывания (исключения) типа "ловушка"?
   
9. 
   Чем характеризуются программные прерывания (исключения) типа "авария"?
   
10. 
    Какие действия по обработке прерывания микропроцессор выполняет автоматически при поступлении запроса прерывания, разрешенного к обслуживанию?
    
11. 
    Сколько типов прерываний используется в универсальном микропроцессоре?
    
12. 
    Как определяется адрес обработчика прерываний для универсального микропроцессора, работающего в реальном режиме?
    
13. 
    Какую информацию содержит тип прерывания?
    
14. 
    Каким образом универсальный микропроцессор определяет тип маскируемого аппаратного прерывания?
    
15. 
    Каким образом универсальный микропроцессор определяет тип немаскируемого аппаратного прерывания?
    
16. 
    Каким образом универсальный микропроцессор определяет тип программного прерывания?
    
17. 
    Каково назначение контроллера приоритетных прерываний в компьютере?
    
18. 
    Какое максимальное количество источников прерываний может быть подключено к универсальному микропроцессору с использованием одной схемы контроллера приоритетных прерываний?
    
19. 
    Какое максимальное количество источников прерываний может быть подключено к универсальному микропроцессору с использованием двух контроллеров приоритетных прерываний, включенных каскадно?
    
20. 
    Какое максимальное количество источников прерываний может быть подключено к универсальному микропроцессору с использованием контроллеров приоритетных прерываний ?
    
21. 
    Какие условия должны быть выполнены, чтобы запрос, поступивший в контроллер приоритетных прерываний, был принят к обслуживанию?
    
22. 
    Каким образом контроллер приоритетных прерываний формирует тип прерывания, принятого к обслуживанию?
    
23. 
    Как определяются приоритеты запросов прерываний в контроллере приоритетных прерываний?
    
24. 
    Каков порядок распределения приоритетов запросов прерываний (от наивысшего к наинизшему) в стандартной конфигурации компьютера, использующего два контроллера приоритетных прерываний?
    
25. 
    Какие из действий по обработке прерывания выполняются процессором автоматически?
    
26. 
    Какими средствами можно запретить все аппаратные маскируемые прерывания?
    
27. 
    Какая информация содержится в таблице векторов прерывания?
    
28. 
    Каким образом микропроцессор определяет адрес программы – обработчика прерывания поступившего запроса?
    
29. 
    Каково назначение таблицы дескрипторов прерываний?
    
30. 
    Какая информацию содержится в таблице дескрипторов прерываний?
    
31. 
    Какова структура системы прерываний МК-51?
    
32. 
    Какое количество источников прерываний используется в микроконтроллере МК-51?
    
33. 
    Каковы источники прерываний в МК-51?
    
34. 
    Сколько уровней приоритетов прерываний имеется в микроконтроллере МК-51?
    
35. 
    Состояние каких флагов проверяется при разрешении прохождения запроса прерывания на обработку в МК-51?
    
36. 
    Как микроконтроллер МК-51выбирает запрос на обслуживание в случае одновременного поступления нескольких запросов прерываний с одинаковыми приоритетами в регистре IP?
    
37. 
    Как микроконтроллер выбирает запрос на обслуживание в случае одновременного поступления нескольких запросов прерываний МК-51?
    
38. 
    Как микроконтроллер находит программу – обработчик прерываний?
    
39. 
    В каких случаях в МК-51 возможны вложенные прерывания?
    

1. 
   Чем характеризуется конвейерный принцип обработки информации в процессоре?
   
2. 
   Какие преимущества обеспечивает конвейерный принцип обработки информации (при идеальном конвейере)?
   
3. 
   Какими средствами при конвейерной обработке информации обеспечивается повышение производительности работы микропроцессора?
   
4. 
   На какие этапы разделяется обработка информации в классическом конвейере?
   
5. 
   Чем определяется длительность такта работы микропроцессора при конвейерной обработке информации?
   
6. 
   Как изменяется длительность такта при переходе от последовательного выполнения команд к конвейерному?
   
7. 
   Чем характеризуется идеальный конвейер?
   
8. 
   Какова длительность выполнения 20 команд в идеальном 10 ступенчатом конвейере при длительности такта 10 нс?
   
9. 
   Как называются конфликты в конвейере, возникающие при конвейеризации команд переходов?
   
10. 
    Как называются конфликты в конвейере, возникающие в случаях, когда выполнение одной команды зависит от результата выполнения предыдущей команды?
    
11. 
    Как называются конфликты в конвейере, возникающие в том случае, когда аппаратные средства микропроцессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением?
    
12. 
    Каковы причины возникновения структурных конфликтов в конвейере?
    

1. 
   Каковы основные черты программ, ориентированных на обработку мультимедийной информации?
   
2. 
   Каковы основные черты технологии MMX?
   
3. 
   Какова схема обработки данных по технологии MMX?
   
4. 
   Какова разрядность MMX-регистров?
   
5. 
   Какие новые типы данных используют MMX-команды?
   
6. 
   Как сказывается использование MMX-команд на работе конвейера микропроцессора?
   
7. 
   Приведите примеры MMX-команд, направленных на повышение производительности работы процессора и на уменьшение числа конфликтов.
   

1. 
   Каковы основные черты микроархитектуры Pentium 4?
   
2. 
   Каковы особенности работы АЛУ микропроцессора Pentium 4?
   
3. 
   Каковы характеристики системной шины FSB микропроцессора Pentium 4?
   
4. 
   Как отличается глубина конвейера микропроцессора Pentium 4 от Pentium III?
   
5. 
   Каковы основные черты блока предсказания переходов?
   
6. 
   Общая или раздельная кэш-память используется в микропроцессоре Pentium 4?
   
7. 
   В чем отличие кэш-памяти 2-го уровня микропроцессора Pentium 4 от Pentium III ?
   
8. 
   Какова основная особенность кэш-памяти команд микропроцессора Pentium 4?
   
9. 
   Какова особенность работы блока SSE-2?
   
10. 
    Каково назначение блока регистров замещения микропроцессора Pentium 4?
    
11. 
    Каковы традиционные направления повышения производительности микропроцессоров?
    
12. 
    Чем ограничивается увеличение количества ступеней в конвейере микропроцессора?
    
13. 
    Чем ограничивается увеличение количества конвейеров в микропроцессоре?
    
14. 
    Укажите основные направления развития архитектуры современных микропроцессоров.
    
15. 
    Чем характеризуются микропроцессоры с архитектурой CMP?
    
16. 
    Чем характеризуются микропроцессоры с архитектурой SMT?
    
17. 
    Каковы отличительные черты архитектуры EPIC?
    
18. 
    Каковы основные достоинства архитектуры EPIC?
    
19. 
    Каковы основные недостатки архитектуры EPIC?
    
20. 
    Какие микропроцессоры имеют архитектуру EPIC?
    
21. 
    Почему микропроцессор Itanium использует связки по 3 команды?
    
22. 
    Каково назначение портов в микропроцессоре Itanium?
    
23. 
    Каково назначение файла предикатов в микропроцессоре Itanium?
    
24. 
    Какие типы исполнительных блоков входят в состав микропроцессора Itanium?
    

1. 
   Каковы классические основы RISC-архитектуры?
   
2. 
   Какое развитие получила RISC-архитектура со времени своего возникновения?
   
3. 
   Какими аппаратными средствами обеспечивается поддержка RISC-архитектуры?
   
4. 
   Каковы основные особенности RISC-микропроцессора Power4?
   
5. 
   Как распределяется кэш-память между ядрами микропроцессора Power4?
   
6. 
   Каково назначение каналов МСМ микропроцессора Power4?
   
7. 
   Как связано ядро микропроцессора Power4 с кэш-памятью второго уровня?
   
8. 
   Как формируются внутренние команды IOP в микропроцессоре Power4?
   
9. 
   Как формируется группа команд в микропроцессоре Power4?
   
10. 
    Сколько команд включает группа команд в микропроцессоре Power4?
    
11. 
    Какова длина конвейера микропроцессора Power4?
    
12. 
    Назовите основные особенности блока предсказания переходов микропроцессора Power4?
    
13. 
    Сколько исполнительных устройств входит в состав каждого ядра микропроцессора Power4?
    
14. 
    Какие возможности в микропроцессоре PowerPC 970 сокращены по сравнению с микропроцессором Power4?
    
15. 
    Какие дополнительные возможности появились в микропроцессоре PowerPC 970 по сравнению с микропроцессором Power4?
    

Источники: основная и дополнительная литература, веб-ресурсы

1. 
   Микропроцессорные системы: учеб. пособие для вузов / ред. : Д.В.Пузанков. - СПб : Политехника, 2002. - 935 с.
   
2. 
   Корнеев В.В., Киселев А.В. Современные микропроцессоры. -СПб: БХВ-Петербург, 2003.
   
3. 
   Гуров В.В., Чуканов В.О. Основы теории и организации ЭВМ. М.: Интернет-университет информационных технологий; БИНОМ. Лаборатория знаний, 2006.- 272с.
   
4. 
   Гуров В.В., Рыбаков А.А. Лабораторный практикум "Разработка микропроцессорных систем на ос­нове однокристальных микроконтроллеров". - М.: МИФИ, 2000. - 84 с. [Электронный ресурс]. - Режим доступа:
   http://v-v-g.narod.ru/Posobiya.htm/mps.doc
   
5. 
   Бродин В.Б., Шагурин И.И. Микропроцессор i486.Архитектура, программирование. М.: "ДИАЛОГ-МИФИ", 1993.
   

6. 
   Микропроцессорные системы: Уч. пособие для вузов / Е.К.Александров, Р.И.Грушвицкий, М.С.Куприянов и др. – СПб.: Политехника, 2002.
   
7. 
   Григорьев В.Л. Микропроцессоры i486:Архитектура и программирование: В 4 кн..- М.: Гранал,Бином, 1993.
   
8. 
   Гуров В.В., Чуканов В.О. Архитектура и организация ЭВМ [Электронный ресурс]. - Режим доступа: http://www.intuit.ru/department/hardware/archhard2
   
9. 
   Григорьев В.Л. Микропроцессоры i486:Архитектура и программирование: В 4 кн..- М.: Гранал,Бином, 1993.
   
10. 
    Брэй Б. Микропроцессоры Intel 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium II, Pentium III, Pentium 4: архитектура, программирование и интерфейсы / - 6-е изд. - Санкт-Петербург : БХВ-С-Пб, 2005. - 1328 с.
    
11. 
    Боборыкин А.В., Липовецкий Г.П., Литвинский Г.В. и др. Однокристальные микроЭВМ.-М.: МИКАП (БИНОМ),1994.
    
12. 
    Гук М. Процессоры Pentium II,Pentium Pro и просто Pentium: Архитектура. Интерфейс. Программирование.- СПб и др.: Питер, 1999
    
13. 
    Нерода В.Я., Торбинский В.Э., Шлыков Е.Л. Однокристальные микроЭВМ MCS-51. - М.: Ди­д­жи­тал Компонентс,1995.
    
14. 
    Шагурин И.И., Бердышев Е.М. Процессоры семейства Intel P6: Pentium II, Pentium III, Celeron и др.: архитектура, программирование, интерфейс. – М.: Горячая линия – Телеком, 2000.
    
15. 
    Шагурин И. Pentium 4 – новая ступень развития микропроцессорной техники. - Chip News, №9, 2000.
    
16. 
    Корнеев В. Будущее высокопроизводительных вычислительных систем. Открытые системы, №5, 2003. Электронный ресурс]. - Режим доступа: http://www.citforum.ru/hardware/vich_sist//
    
17. 
    Шнитман В. Современные высокопроизводительные компьютеры. - Электронный ресурс]. - Режим доступа: www.citforum.ru/hardware/svk
    
18. 
    Шагурин И. Особенности архитектуры процессоров Pentium 4. Электронный ресурс]. - Режим доступа: http://chipnews.gaw.ru/html.cgi/arhiv/00_09/stat_18.htm
    
19. 
    Кузьминский М. Микроархитектура Itanium. - Открытые системы, 2001, №9. Электронный ресурс]. - Режим доступа: http://www.osp.ru/os/2001/09/008.htm
    

Модуль 2. «Архитектура вычислительных систем (ВС).

• 
  Введение. Содержание курса.
  
• 
  Структура курса.
  
• 
  Рекомендуемая литература.
  
• 
  Понятие и определение архитектуры.
  
• 
  Классификация архитектур.
  
• 
  Теория конвейера. Определение конвейера. Таблица занятости.
  
• 
  Классификация конвейеров.
  
• 
  Понятие латентности. Диспетчеризация. Средняя латентность.
  
• 
  «Жадная» стратегия диспетчеризации.
  
• 
  Коэффициент занятости.
  

• 
  Лемма о минимальной средней латентности.
  
• 
  Введение задержки для увеличения производительности.
  
• 
  Вектор столкновений. Диаграмма состояний.
  
• 
  Примеры конвейеров современных процессоров.
  
• 
  Обобщенная архитектура аппаратных средств векторного процессора.
  
• 
  Архитектура команд машинного уровня. Архитектура ASC фирмы TI.
  
• 
  Архитектура векторного процессора Cyber 205, реализация механизма «зацепления команд».
  
• 
  Архитектура векторных процессоров VP-200 фирмы Fujitsu и S-810 фирмы Hitachi.
  
• 
  Архитектура векторных процессоров SX-4,5,6,7,8 фирмы NEC.
  

• 
  История возникновения RISC идеологии. Основные признаки RISC идеологии.
  
• 
  Достоинства и недостатки RISC идеологии.
  
• 
  Об объединение RISC и CISC идеологий.
  
• 
  Пример RISC-процессора: архитектура процессора i860.
  
• 
  «Пострисковские» идеологии: многоядерность, VLIW и EPIC, аппаратная поддержка многопоточности.
  

• 
  Иерархия памяти, основные параметры уровней иерархии.
  
• 
  Основные принципы организации памяти с расслоением: пакетная обработка, конвейерная обработка.
  
• 
  Общие принципы организации кэш-памяти.
  
• 
  Организация кэша с прямым отображением.
  

• 
  Организация полностью ассоциативного кэша.
  
• 
  Организация частично-ассоциативного кэша.
  
• 
  Достоинства и недостатки различных типов кэша.
  
• 
  Стратегии обновления памяти. Стратегии замещения.
  
• 
  Определение суперкомпьютера.
  
• 
  Сравнение ТОР 500 и ТОР50.
  
• 
  Примеры суперкомпьютеров: CRAY-1, Cyber-205, NEC Eath Simulater, IBM BlueGene/L.
  
• 
  Понятие кластерной архитектуры.
  

• 
  Основные базовые архитектуры для организации высокопроизводительных ВС.
  
• 
  Принципы организации классической SMP-системы. Достоинства и недостатки.
  
• 
  Проблема масштабируемости.
  
• 
  Проблема когерентности кэшей.
  
• 
  Примеры протоколов для поддержания когерентности кзша.
  
• 
  Совершенствование и модификация архитектуры SMP.
  
• 
  SMP в архитектуре современных многоядерных процессоров.
  
• 
  Архитектура NUMA.
  
• 
  Совершенствование SMP – архитектуры.
  
• 
  MPP – архитектура. История возникновения. Транспьютерные технологии.
  
• 
  Классическая МРР-архитектура: двумерная решетка, трехмерная решетка.
  
• 
  Архитектура и принципы организации Intel Paragon.
  
• 
  Принципы организации современных MPP – систем.
  
• 
  Краткая характеристика этих архитектур. Области применения. Примеры.
  

1. 
   Понятие архитектуры ВС. Многообразие понятий архитектура.
   
2. 
   Примеры классификаций архитектур ВС.
   
3. 
   Основные положения теории статического конвейера.
   
4. 
   Понятие латентности. Средняя латентность.
   
5. 
   «Жадная» стратегия.
   
6. 
   Основная Лемма теории статического конвейера.
   
7. 
   Введение задержек для увеличения производительности статического конвейера.
   
8. 
   Вектор столкновений. Диаграмма состояний.
   
9. 
   Привести примеры конвейеров современных процессоров.
   
10. 
    Обобщенная архитектура аппаратных средств векторного процессора.
    
11. 
    Основные положения и ограничения теории динамического конвейера.
    
12. 
    Принципы организации иерархии памяти.
    
13. 
    Архитектура ассоциативной кэш-памяти.
    
14. 
    Архитектура кэш-памяти с прямым отображением.
    
15. 
    Архитектура частично-ассоциативной кэш-памяти.
    
16. 
    Стратегии обновления памяти. Стратегии замещения.
    
17. 
    История возникновения RISC идеологии. Основные признаки RISC идеологии.
    
18. 
    Достоинства и недостатки RISC идеологии.
    
19. 
    Об объединение RISC и CISC идеологий.
    
20. 
    «Пострисковские» идеологии: многоядерность, VLIW и EPIC, аппаратная поддержка многопоточности.
    
21. 
    Определение суперкомпьютера.
    
22. 
    Сравнение ТОР 500 и ТОР50.
    
23. 
    Основные базовые архитектуры для организации высокопроизводительных ВС.
    
24. 
    Принципы организации классической SMP-системы. Достоинства и недостатки.
    
25. 
    Проблема масштабируемости.
    
26. 
    Проблема когерентности кэшей.
    
27. 
    Примеры протоколов для поддержания когерентности кзша.
    
28. 
    Совершенствование и модификация архитектуры SMP.
    
29. 
    SMP в архитектуре современных многоядерных процессоров.
    
30. 
    Архитектура NUMA.
    
31. 
    Совершенствование SMP – архитектуры.
    
32. 
    MPP – архитектура. История возникновения. Транспьютерные технологии.
    
33. 
    Классическая МРР-архитектура: двумерная решетка, трехмерная решетка.
    
34. 
    Архитектура и принципы организации Intel Paragon.
    
35. 
    Принципы организации современных MPP – систем.
    

Источники: основная и дополнительная литература, веб-ресурсы

1. 
   http://dozen.mephi.ru:8101/student/9-avs.htm Электронный ресурс.
   
2. 
   Шнитман В. Современные высокопроизводительные компьютеры. - Электронный ресурс. - Режим доступа: www.citforum.ru/hardware/svk.
   
3. 
   Хокни Р., Джессхоуп К. Параллельные ЭВМ. Архитектура, программирование и алгоритмы: Пер. С англ.-М.: Радио и связь, 1986.
   
4. 
   Коуги П.М. Архитектура конвейерных ЭВМ: Пер. с англ.- М.: Радио и связь, 1985. (681.3/K-73.)
   
5. 
   Амамия М., Танака Ю. Архитектура ЭВМ и искусственный интеллект: Пер. с японск.-М.: Мир,1993.
   
6. 
   Воеводин В.В., Жуматий С.А. Вычислительное дело и кластерные системы. Издательство Московского университета, 2007
   

1. 
   Г.Майерс. Архитектура современных ЭВМ: Пер. с англ.- М.: Мир, 1985.
   
2. 
   Столлингс В. Структурная организация и архитектура компьютерных систем, 5-е изд.: Пер. с англ.- М.: Изд. дом "Вильямс", 2002.
   
3. 
   Таненбаум Э. Архитектура компьютера. - СПб.: Питер, 2002.
   
4. 
   Циклер Б.Я., Орлов С.А. Организация ЭВМ и систем: Учебник для вузов - СПб. : ПИТЕР, 2006, 667с.
   

Модуль 3. «Архитектура отказоустойчивых ВС».