Организация кэш памяти
Скачать 183.73 Kb.
|
| Организация кэш памяти Оперативная память вычислительных систем реализуется на относительно медленных микросхемах динамической памяти. Если процессор работает непосредственно с памятью такого типа, требуется вводить такты ожидания для процессора. В этом случае процессор частично простаивает. Статическая память, построенная на триггерах, имеет то же быстродействие, что и процессоры и использование такой памяти позволило бы работать процессору без тактов ожидания, но параметр цена/производительность диктует поиски другого выхода из этой ситуации. Разумным компромиссом для построения экономичных и производительных систем явился иерархический способ построения памяти. Обмен процессора с оперативной памятью производится при помощи промежуточной относительно небольшой кэш-памяти на быстродействующих микросхемах SRAM. В переводе слово кэш (cache) означает склад или тайник. Для выполняемой программы он не представляет собой дополнительной адресуемой памяти. Он выполняет роль быстродействующего хранилища копий блоков информации основной памяти, к которым в ближайшее время ожидается обращение. Объем кэш во много раз меньше объема оперативной памяти. Контроллер кэш памяти ведет каталог и при каждом обращении к кэш памяти по каталогу проверяет, есть ли действительная копия затребованных данных в кэше? Если она там есть, то это случай кэш попадания (cache hit), и обращение за данными происходит только к кэш-памяти. Если действительной копии там нет, то это случай кэш-промаха (cache miss), и данные берутся из основной памяти.  Отношение числа попаданий к общему числу обращений к памяти называется коэффициентом эффективности поиска. Если этот коэффициент достаточно высок, большая часть времени затрачивается на обращение к кэш-памяти, что эквивалентно использованию быстродействующей основной памяти при выполнении программы. Обычно коэффициент эффективности поиска превышает 95%. Обращение к основной памяти может начинаться одновременно с поиском данных в каталоге кэш, и в случае попадания - прерывается (архитектура Look Aside). При параллельном поиске из - за параллельного обращении к оперативной памяти возрастают затраты энергии. В другом варианте обращение к внешней памяти начинается только после фиксации случая промаха (архитектура Look Through), на этом теряется, по крайней мере, один такт процессора, зато значительно экономится энергия. В современных процессорах кэш обычно строится по двухуровневой схеме. Первичный кэш (L1 Cache) имеет сравнительно небольшой объем и для повышения производительности обычно используется раздельный кэш для данных и команд (так называемая Гарвардская архитектура - противоположность Принстонской, использующей общий кэш для команд и данных). Вторичный кэш (L2 Cache) тоже включается в микросхему микропроцессора, но не разделяется на кэш команд и данных. Работает встроенный кэш на внутренней тактовой частоте процессора. Принципы взаимодействия кэш памяти с оперативной памятью. Кэш память может быть построена как синхронная или асинхронная память. Асинхронный кэш При обращении к памяти контроллер асинхронного кэш производит поиск адреса данных в таблицах, поэтому при каждом обращении необходим дополнительный цикл для просмотра таблиц (тегов), можно реализовать кэш с быстрым циклом 3-2-2-2, но чаще цикл асинхронного кэш составляет 4-2-2-2 такта. Синхронный кэш Контроллер синхронного кэш помещает поступающие адреса в буфер. В первом такте запрашиваемый адрес запоминается в регистре. Во втором такте данные устанавливаются на шине данных и читаются процессором, в это же время осуществляется чтение в буфер следующего адреса. Для последовательных элементов данных (без дополнительной дешифрации адреса) в оптимальном варианте может быть обеспечен цикл 2-1-1-1 по высокоскоростной шине. Контроллер кэш Контроллер кэш памяти оперирует со строками данных (cache line) фиксированной длины (или блоками данных). С каждой строкой кэш (блоком) связана информация об адресе скопированного в нее блока основной памяти и признаки ее состояния. Строка может быть действительной (valid) - это означает, что в текущий момент времени она достоверно отражает соответствующий блок основной памяти, или недействительной (пустой). Строки кэш памяти обычно выделяются только при операциях чтения. Запись блока, не имеющего копии в кэш памяти, производится только в основную память. Поведение кэш-контроллера при операции записи в память, когда копия затребованной области находится в некоторой строке кэш памяти, определяется его политикой записи (Write Policy). Существуют два основных алгоритма записи данных из кэш памяти в оперативную память: сквозная запись WT (Write Through) и обратная запись WB (Write Back). Алгоритм сквозной записи (WT) предусматривает выполнение каждой операции записи (даже однобайтной) одновременно и в строку кэш памяти, и в основную память. Алгоритм достаточно прост в реализации и легко обеспечивает целостность данных за счет постоянного совпадения копий данных в кэш и в основной памяти. Но эта простота оплачивается низкой эффективностью записи. Алгоритм обратной записи (WB) позволяет уменьшить количество операций записи в оперативную память. Если блок памяти, в который должна производиться запись, отображен и в кэш памяти, то физическая запись сначала будет произведена в эту действительную строку кэш памяти, и будет отмечена как грязная (dirty), или модифицированная, то есть требующая записи в оперативную память. Только после записи в оперативную память строка станет чистой (clean). Данный алгоритм сложнее в реализации, но существенно эффективнее, чем алгоритм сквозной записи (WT). В зависимости от способа определения взаимного соответствия строки кэш памяти и области основной памяти различают три архитектуры кэш-памяти: кэш прямого отображения (direct-mapped cache), полностью ассоциативный кэш (fully associative cache) и их комбинация - частично или наборно-ассоциативный кэш (set-associative cache). Организация кэш прямого отображения. Кэш прямого отображения (direct mapped) наиболее дешевый и простой по организации. Область оперативной памяти разбивается на блоки. На такие же блоки разбивается кэш память. Количество блоков в кэш значительно меньше, чем количество блоков в ОЗУ. Каждый блок основной памяти имеет только одно фиксированное место, на котором он может появиться в кэш-памяти. При записи данных в кэш каждый блок оперативной памяти может претендовать только на определенный блок кэш памяти. Например, на месте первого блока кэш памяти, состоящей из четырех блоков прямого отображения, может размещаться первый блок ОЗУ, пятый, девятый и т.д. На место второго блока в кэш претендуют блоки 2-ой, 6-ой, 10-ый и т.д. Как видим, на одну и ту же область кэш претендует несколько блоков ОЗУ, что может привести к конфликтам. Кроме того, даже если конфликты разрешаются схемой управления, то при последовательном обращении к блокам, претендующим на одно и то же место в кэш, происходит постоянная замена блоков и кэш память теряет смысл, т.к. не увеличивает скорость обмена данными между процессором и оперативной памятью. Полностью ассоциативный кэш Полностью ассоциативный кэш реализуется аппаратно. Поиск информации как и в ассоциативной памяти производится по ключевому слову. Особенность такой организации кэш в том, что любой блок оперативной памяти может занимать любое место в кэш памяти. Такой способ адресации не требует внешнего описания памяти. Информация о том, какой именно блок занимает данную строку, и каково состояние строки (действительная или пустая) называется тегом (tag) и хранится в связанной с данной строкой ячейке специальной памяти тегов (tag RAM). Поиск данных производится параллельно во всех блоках кэш. При операции записи или считывания контроллер кэш проверяет нет ли записи в кэш и фиксирует частоту обращения к каждому блоку кэш. Такая реализация требует больших аппаратных затрат. Для персональных компьютеров этот способ реализации кэш слишком дорог. Адресно-ассоциативный кэш Для поиска данных используется адрес колонки. Кэш память и оперативная память разбиваются на строки (страницы) и колонки. Количество колонок кэш памяти и оперативной памяти строго совпадает. Поиск информации в Кэш памяти происходит по строкам путем сравнения адресов строк.  Обмен данными производится блоками, например по 64 байта. Схема сравнения выявляет наличие блока в кэш - памяти по ассоциативному признаку. Если блок присутствует, то он читается из кэш, если нет, то данные читаются из ОЗУ, и одновременно отсутствующий блок записывается в кэш. Для ускорения работы с кэш вводят многовходовые или ассоциативные по множеству кэш , в которых кэш память разбивается на N частей. При обращении к N-входовому кэш информация ищется одновременно в N ячейках кэш Ассоциативный по множеству кэш Ассоциативный по множеству кэш представляет собой N-ое количество малых кэш прямого отображения, в которых жестко распределено закрепление отображаемых блоков оперативной памяти . Например четырехвходовой частично ассоциативный кэш содержит четыре блока данных в которых одновременно производится поиск по ассоциативному признаку. Замена блока производится только в одном из четырех блоков кэш. Для управления работой кэш памяти используется конвейер данных. Работа конвейеров кэш-памяти данных тесно координирована. Например, команды загрузки могут выполнять проверку тегов и чтение данных в том же такте, что и преобразование адреса. Команды записи сразу же начинают проверку тегов, чтобы в случае необходимости как можно раньше инициировать заполнение требуемой строки из кэш-памяти второго уровня, но непосредственная запись данных в кэш задерживается до тех пор, пока сама команда записи не станет самой старой командой в общей очереди выполняемых команд и ей не будет позволено зафиксировать свой результат. Промах при обращении к кэш памяти данных первого уровня инициирует процесс заполнения строки из кэш памяти второго уровня. При выполнении команд загрузки одновременно с заполнением строки кэш-памяти данные могут поступать по цепям обхода в регистровый файл. При обнаружении промаха при обращении к кэш-памяти данных ее работа не блокируется, т.е. она может продолжать обслуживание следующих запросов. Для обеспечения целостности данных в кэш-памяти большой емкости обычной практикой является использование кодов, исправляющих одиночные ошибки (ЕСС-кодов). Любой внутренний запрос процессора на обращение к памяти направляется во внутренний кэш. Теги строк [кэш-памяти] сравниваются со старшими битами запрошенного физического адреса. Если адресуемая область представлена в строке кэш-памяти - случай попадания (Cache Hit), запрос на чтение обслуживается только кэш-памятью, не выходя на внешнюю шину. Запрос на запись модифицирует данную строку и в зависимости от политики записи на внешнюю шину выходит либо сразу (при сквозной записи), либо несколько позже при использовании алгоритма обратной записи. В случае промаха (Cache Miss) запрос на запись направляется только на внешнюю шину, а запрос на чтение обслуживается сложнее. Если этот запрос относится к кэшируемой области памяти, выполняется цикл заполнения целой строки кэша. Данные читаются из оперативной памяти и помещаются в одну из строк набора кэша. Если затребованные данные не укладываются в одной строке, заполняется и соседняя. Внутренний запрос на данные удовлетворяется сразу, как только затребованные данные считываются из ОЗУ - заполнение стоки до конца может происходить параллельно с обработкой полученных данных. Если имеется свободная строка (с нулевым битом достоверности), заполнена будет именно она и для нее установится бит достоверности. Если свободных строк в наборе нет, будет замещена строка, к которой дольше всех не было обращений. Выбор строки для замещения выполняется на основе анализа бит LRU (Least Recently Used) по алгоритму "псевдо-LRU". Эти биты модифицируются при каждом обращении к строке данного набора (кэш-попадании или замещении).Таким образом, выделение и замещение строк выполняется только для кэш-промахов чтения, при промахах записи заполнение строк не производится. ... Кроме того, существует возможность их аннулирования - объявления недостоверными и очистки всей кэш-памяти. Управление заполнением кэш возможно и на аппаратном, и на программном уровнях. Смешанная и разделенная кэш-память Внутренняя кэш-память использовалась ранее как для инструкций(команд), так и для данных. Такая память называлась смешанной, а ее архитектура – Принстонской, в которой в единой кэш-памяти, в соответствии с классическими принципами фон Неймана, хранились и команды и данные. Сравнительно недавно стало обычным разделять кэш-память на две – отдельно для инструкций и отдельно для данных. Преимуществом смешанной кэш-памяти является то, что при заданном объеме, ей свойственна более высокая вероятность попаданий, по сравнению с разделенной, поскольку в ней автоматически устанавливается оптимальный баланс между инструкциями и данными. Если в выполняемом фрагменте программы обращения к памяти связаны, в основном, с выборкой инструкций, а доля обращений к данным относительно мала, кэш-память имеет тенденцию заполнения инструкциями и наоборот. С другой стороны, при раздельной кэш-памяти, выборка инструкций и данных может производиться одновременно, при этом исключаются возможные конфликты. Последнее особенно существенно в системах, использующих конвейеризацию команд, где процессор извлекает команды с опережением и заполняет ими буфер или конвейер. Так, например, в процессоре Intel® 486 DX2 применялась смешанная кэш-память, В Intel® Pentium® и в AMD Athlon™ с их суперскалярной организацией – раздельная. Более того, в этих процессорах помимо кэш-памяти инструкций и кэш-памяти данных используется также и адресная кэш-память. Этот вид кэша используется в устройствах управления памятью, в том числе для преобразования виртуальных адресов в физические. Тем не менее, не смотря на изменившиеся тенденции в организации кэш, при многоуровневой кэш-памяти используются как объединенный кэш (второй уровень), так и разделенный. Вторая (внешняя) кэш-память большего объема, расположенная между внутренней кэш-памятью и ОП. В этой двухуровневой системе кэш-памяти, внутренней памяти отводится роль первого уровня L1, а внешней - второго L2. Емкость L2 обычно на порядок выше, чем L1, а быстродействие и стоимость ниже. Память второго уровня также строится обычно как статическое ОЗУ. Емкость ее может составлять от 256 Кбайт до 1 Мбайта и технически реализуется как в виде отдельной микросхемы, однако может размещаться и на одном кристалле с процессором. Ввод-вывод В ЭВМ используются два основных способа организации передачи данных между памятью и периферийными устройствами: программно- управляемая передача и прямой доступ к памяти (ПДП). Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. Например, при пересылке блока данных из периферийного устройства в оперативную память процессор должен выполнить следующую последовательность шагов: - Cформировать начальный адрес области обмена ОП. - Занести длину передаваемого массива данных в один из внутренних регистров, который будет играть роль счетчика. - Выдать команду чтения информации из УВВ. При этом на шину адреса из МП выдается адрес УВВ, на шину управления - сигнал чтения данных из УВВ, а считанные данные заносятся во внутренний регистр МП. - Выдать команду записи информации в ОП. При этом на шину адреса из МП выдается адрес ячейки оперативной памяти, на шину управления - сигнал записи данных в ОП, а на шину данных выставляются данные из регистра МП, в который они были помещены при чтении из УВВ. - Модифицировать регистр, содержащий адрес оперативной памяти. - Уменьшить счетчик длины массива на длину переданных данных. - Если переданы не все данные, то повторить шаги 3-6, в противном случае закончить обмен. Программа чтения данных в память, реализующая описанные выше действия, может иметь следующий вид: SETUP: MOV AX,SEGMENT ; настройка сегментного регистра MOV DS,AX MOV DI,OFFSET ; настройка адреса MOV CX,COUNT ; количество байт MOV DX,IOPORT ; DX = порт ввода/вывода READ: IN AL,DX ; чтение байта из порта MOV [DI],al ; сохранить данные INC DI ; увеличить индекс LOOP READ ; продолжить до тех пор, пока CX = 0 CONT: ...... ; продолжение программного кода Как видно, программно-управляемый обмен ведет к нерациональному использованию мощности микропроцессора, который вынужден выполнять большое количество относительно простых операций, приостанавливая работу над основной программой. При этом действия, связанные с обращением к оперативной памяти и к периферийному устройству, обычно требуют удлиненного цикла работы микропроцессора из-за их более медленной по сравнению с микропроцессором работы, что приводит к еще более существенным потерям производительности ЭВМ. Альтернативой программно-управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора. Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП). Структура ЭВМ, имеющей в своем составе КПДП, представлена на рисунке.  Процедура передачи данных в режиме ПДП состоит в следующем: - Запрос DREQ (Dma REQuest) на начало передачи поступает в контроллер ПДП в виде электрического сигнала из внешнего устройства. - КПДП посылает в процессор запрос канала HOLD. - Процессор заканчивает текущий канальный цикл и предоставляет канал, о чем сообщает сигналом HLDA (предоставление канала). - КПДП сообщает устройству ввода-вывода о начале выполнения циклов прямого доступа к памяти (DACK). - КПДП генерирует канальные циклы (т.е. нужные адреса и последовательности управляющих сигналов), в которых между памятью и внешним устройством происходит обмен байтами (или словами). Временная диаграмма режима ПДП приведена на рисунке.  Перед началом обмена программа должна указать контроллеру ПДП: - начальный адрес массива в памяти, куда (или откуда) будет передача; - направление передачи (в память или из нее); - количество байтов (или слов), которые надо передать; - как реагировать на сигнал запроса Передача массива данных по каналу состоит из последовательности так называемых циклов DMA. Цикл DMA для передач между памятью и устройством ввода-вывода представляет собой комбинацию одновременного выполнения шинных команды обращения к памяти (-MEMR или -MEMW) и команды обращения к порту (-IOW или -IOR, соответственно), во время которого на шине адреса активен адрес памяти. Активный порт в цикле DMA определяется косвенным образом по комбинации активных сигналов DRQ и -DACK. Реагировать на сигналы -IOW и -IOR в цикле DMA может только тот порт, который вызвал активизацию сигнала DRQ и получил подтверждение в виде соответствующего сигнала -DACK. После того как один из каналов запрограммирован на необходимую передачу (запрограммирован канал контроллера DMA и регистр памяти страниц DMA), запускается устройство ввода-вывода, подключенное к этому каналу. С этого момента обслуживание обмена поручается подсистеме DMA, а микропроцессор может быть занят чем-либо другим. Когда устройство становится готовым к обмену, оно выдает запрос на обслуживание DRQ (см. рисунок ниже). Если данный канал в этот момент не замаскирован, подсистема DMA выдает запрос на захват шины у микропроцессора. Когда микропроцессор готов освободить шину, он подтверждает запрос на захват шины сигналом HOLDA, а шина поступает в распоряжение подсистемы DMA. После этого выполняются действия по выдаче адреса ячейки памяти, с которой будет выполняться обмен по каналу контроллера DMA. Начало передачи может происходить не только по внешнему сигналу, но и по команде, устанавливающей нужный бит в нужном порте, - по аналогии с прерыванием. В ходе передачи КПДП может поддерживать три режима передачи: Одиночная передача - на каждый фронт сигнала запроса передается одно слово данных. DRQ должен быть активным, пока не активизируется соответствующий DACK. Если DRQ активен на протяжении одиночной передачи, контроллер переходит в неактивное состояние по выполнении одной передачи и освобождает шину системе. Передача по запросу - после подачи сигнала запроса передача продолжается до тех пор, пока сигнал запроса активен, и прекращается, если ВНУ снимает сигнал запроса, хотя передача и не завершена. Блочная передача - после подачи сигнала запроса передаются все запрошенные слова, независимо от дальнейшего поведения сигнала запроса. DRQ должен быть активным, пока не появится активный DACK. Арифметическое устройство (Умножение в дополнительном коде на базе БИС Am2903) На рисунке ниже представлена схема 16-разрядно устройства на базе Am2903. DA DB I A B Q3 N G,P Z Y WE LSS W/MSS S3 Cn+4 Cn S0 Q0 Am2903 DA DB I A B Q3 N G,P Z Y WE LSS W/MSS S3 Cn+4 Cn S0 Q0 Am2903 DA DB I A B Q3 N G,P Z Y WE LSS W/MSS S3 Cn+4 Cn S0 Q0 Am2903 Cn S0 Q0 DA DB I A B Q3 N OVR Z Y WE LSS W/MSS S3 Cn+4 Am2903 +5 +5 +5 9 4 Шина адреса В Шина команд Cn+z G2,P2 Cn+y G1,P1 Cn+x G0, P0 Cn Am2902 4 4 4 4 4 4 4 4 4 4 4 VCC Cn 4 2 2 2 4 Шина адреса А Алгоритм умножения в дополнительном коде. Известны четыре основных алгоритмов умножения двоичных чисел, представленных в прямых кодах: со сдвигом множителя и суммы частичных произведений вправо, со сдвигом множителя и суммы частичных произведений влево, со сдвигом множителя вправо, а множимого влево и со сдвигом множителя влево, а множимого вправо. Наибольшее распространение получил первый алгоритм, как не требующий дополнительного оборудования для формирования полноразрядного произведения. Независимо от алгоритма для построения операционного блока требуются три регистра, два из которых сдвигающие, и сумматор. В настоящее время для представления чисел в ЭВМ используется дополнительный код. Умножение чисел в дополнительном коде имеет ряд особенностей. Если оба сомножителя положительны, то проблем не возникает, но если хотя бы один из сомножителей отрицательный, перемножение кодов дает неправильный результат, действительно, пусть А<0 и B>0. В результате перемножения кодов этих чисел получим А*(1-В)=А-АВ, а правильный результат должен быть 1-АВ. Если же оба сомножителя отрицательны, то в результате будет получено (1-А)*(1-В)=1-А-В+АВ. Для получения правильного результата требуется коррекция результата. Наиболее естественный на первый взгляд путь, заключающийся в преобразовании отрицательных сомножителей в прямой код, а отрицательного произведения в дополнительный, требует дополнительных затрат времени на преобразование. Поэтому разработан ряд искусственных методов: умножение с одним корректирующим шагом, с последовательным преобразованием множителя и др. Алгоритм с одним корректирующим шагом и сдвигом множителя и суммы частичных произведений вправо (метод Booth and Booth) заключается в следующем: 1. присвоить сумме частичных произведений значение 0; 2. если анализируемая цифра множителя равна 1, к сумме частичных произведений прибавить множимое, включая знаковый разряд; если равна 0, прибавить код 00...0; 3. множитель и сумму частичных произведений сдвинуть вправо на один разряд; 4. повторять п.2 и п.3 до окончания анализа всех разрядов множителя за исключением знакового; 5. выполнить коррекцию результата; если множитель отрицательный (знаковый разряд равен 1), к сумме частичных произведений прибавить дополнение кода множимого до двух; если множитель положительный, прибавить код 00...0. Знак произведения получается автоматически. DA DB I A B Q3 N G,P Z Y WE LSS W/MSS S3 Cn+4 Cn S0 Q0 Am2903 DA DB I A B Q3 N G,P Z Y WE LSS W/MSS S3 Cn+4 Cn S0 Q0 Am2903 DA DB I A B Q3 N G,P Z Y WE LSS W/MSS S3 Cn+4 Cn S0 Q0 Am2903 S0 Q0 DA DB I A B Q3 N OVR Z Y WE LSS W/MSS S3 Cn+4 Am2903 Литература
Схема ЦП Особенности: - двухшинная архитектура - отсутствует конвейерный регистр - прерывание цепочечное Регистр КОП Дешифрирующее ППЗУ OE БМПУ Am2910 MAP PL CC I Управляющая память ППЗУ Am29775 ППЗУ Am27813 Регистры Мульти- плексор сигналов условий ППЗУ констант Дешифра- тор Регистр состоя- ния Мульти- плексор сигналов состоя- ния Регистр входных данных Регистр выходных данных Регистр адреса Управление сдвигом Арифметическое устройство А,В Адрес DA DB Y Регистр адреса источника или приемника Шина AD Буфер шины адреса Шина CB 16 4 8 8 6 9 12 12 4 8 4 4 16 16 16 4 2 2 |
Добавить документ в свой блог или на сайт
Похожие:
 | Тема: «Кэш-память мп фирм Intel и amd» Сводная таблица по объемам, принципам организации и тактовым частотам кэш-памяти у процессоров от Intel и amd | | Программа как набор сегментов В лекции рассмотрены: сегментная организация памяти; cегментно-страничная организация памяти (multics, "Эльбрус", Intel x86) |
 | Нир: “Исследования по оптимальному использованию распределенной и кэш памяти” Федеральное Государственное бюджетное образовательное учреждение высшего профессионального образования “Саратовский государственный... | | Реферат по дисциплине При простых последовательных обращениях к основной памяти ячейки выбираются поочередно. Таким образом, расслоение памяти позволяет... |
| Программа по формированию навыков безопасного поведения на дорогах... Цели урока: образовательные – познакомить учащихся с различными устройствами памяти компьютера, рассмотреть особенности внутренней... | | Реферат по дисциплине Операционные Системы При простых последовательных обращениях к основной памяти ячейки выбираются поочередно. Таким образом, расслоение памяти позволяет... |
| Урок 10 Тема: Виды памяти компьютера Цель: ознакомить учащихся с видами памяти в компьютере, сформировать представление о различиях внутренней и внешней памяти компьютера,... | | Обработки информации и управления реферат «Основные понятия курса Операционные Системы» При простых последовательных обращениях к основной памяти ячейки выбираются поочередно. Таким образом, расслоение памяти позволяет... |
| Название тем занятий «Вспомним всех поименно» Урок памяти по Книге памяти Ульяновской области. 5-6 классы | | Тема урока: Тайны хорошей памяти Научить применять на практике знания, полученные на уроке для улучшения своих способностей памяти |
| Урок информатики 8 класс Тема: Тексты в компьютерной памяти Развитие логического мышления, памяти, внимательности, умения анализировать, работать с дополнительной литературой | | Спецификация комплектов компьютерного оборудования (мобильных классов),... Процессор Тактовая частота 2400 мгц Кэш: 3 мб количество ядер 2 Оперативная память |
| Программа по формированию навыков безопасного поведения на дорогах... Уроках Памяти и классных часах, посвященных дню памяти жертв политических репрессий | | Л. Н. Толстой говорил, что знания чего-то стоят, если они добыты... Организация исследовательской деятельности учащихся по краеведению в процессе обучения решает главную задачу школы – раскрытие способностей... |
| №3. Внимание и память Изучить основные типы памяти и виды внимания, также вопросы, касающиеся нарушений внимания и памяти | | Контрольные вопросы по курсу «Операционные системы» При расслоении памяти соседние по адресам ячейки размещаются в различных модулях памяти, так что появляется возможность производить... |
