Реферат по дисциплине «Микропроцессорные средства систем автоматизации и управления»

Министерство образования и науки РФ
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

Томский Государственный Университет Систем Управления и Радиоэлектроники

(ТУСУР)

Кафедра Электронных Систем Автоматизации и Управления (ЭСАУ)

Реферат по дисциплине

«Микропроцессорные средства систем автоматизации и управления»

Тема: История и архитектура процессора «Эльбрус»

Выполнил:

студент группы 530

______ Чистяков А.В.

« »__________ 2013г.

Руководитель:

Ст. преп. кафедры ЭСАУ

_________ Шаропин Ю.Б.

«____»__________2013г.

Оглавление

Введение	3
1. Микропроцессор. Создание «Эльбруса» и его след в истории	4
1.1 Что такое микропроцессор.	4
1.2 Рождение «Эльбруса»	4
1.3 Российский след в процессоре компании Intel	5
2. Строение микропроцессора «Эльбрус»	7
2.1 Архитектура процессора «Эльбрус» 2.2 Средства аппаратной поддержки параллельных вычислений	7 7
2.3 Структура микропроцессора «Эльбрус»	10
3. Нынешнее положение микропроцессора «Эльбрус»	11
3.1 «Эльбрус» все еще жив 3.2 Двухъядерная система на кристалле «Эльбрус2С+»	11 12
3.3 Восьмиядерный микропроцессор с архитектурой Эльбрус	16
Список использованных источников	17

Введение

Микропроцессор важнейший компонент любой ЭВМ, поскольку него зависит производительность компьютера. Бесспорным лидером на рынке микропроцессоров является компания Intel, но чего же смогли добиться русские специалисты в области микропроцессоров? Чтобы узнать ответ на данный вопрос и возможно рассказать что-то новое, для тех, кто им не задавался, я взял тему «Архитектура и история микропроцессора «Эльбрус».

1. Создание «Эльбруса» и его след в истории

1.1 Что такое микропроцессор

Перед тем как разбираться в истории создания микропроцессора «Эльбрус» не лишним будет вспомнить, что же такое микропроцессор.

Микропроцессор центральное устройство (или комплекс устройств) ЭВМ, которое выполняет арифметические и логические операции, заданные программой преобразования информации, управляет вычислительным процессом и координирует работу устройств системы. В вычислительной системе может быть несколько параллельно работающих процессоров; такие системы называют многопроцессорными. Наличие нескольких процессоров ускоряет выполнение одной большой или нескольких (в том числе взаимосвязанных) программ. Основными характеристиками микропроцессора являются быстродействие и разрядность.

Быстродействие это число выполняемых операций в секунду.

Разрядность – это объём информации, который микропроцессор обрабатывает за одну операцию: 8 разрядный процессор за одну операцию обрабатывает 8 бит информации, 32 разрядный 32 бита, 64 разрядный – 64 бита.

Скорость работы микропроцессора во многом определяет быстродействие компьютера. Он выполняет всю обработку данных, поступающих в компьютер и хранящихся в его памяти, под управлением программы, также хранящейся в памяти. Персональные компьютеры оснащают центральными процессорами различных мощностей.[1]

1.2 Рождение Эльбруса

Идея архитектурной линии «Эльбрус», заложена С. А. Лебедевым. Она родилась в 1969 году в связи с необходимостью оснащения стратегических систем специального назначения высокопроизводительной вычислительной техникой. Главным конструктором стал В.С. Бурцев, выдающийся специалист по вычислительной технике, впоследствии академик РАН. [8]

В последствии в 1970 году, разработкой занялся Институт Точной Механики и Вычислительной Техники Академии наук СССР (ИТМ и ВТ). В этом институте ранее были созданы первые советские ЭВМ  как это было и с советскими атомными бомбами, сначала копировавшие американские образцы  разведка в то время работала очень активно. ИТМ и ВТ являлся главным компьютерным проектным центром ВПК. Он и взялся за разработку советских аналогов суперкомпьютеров Burroughs, названных похожим на «Эль Берроуз» образом «Эльбрус». Ведущие сотрудники ИТМ и ВТ увлекались горнолыжным спортом.

Суперкомпьютеры Cray тоже копировались, но эта работа не сулила быстрого успеха и была передана в другую организацию. А работу над советскими аналогами суперкомпьютеров Burroughs вело подразделение ИТМ и ВТ под руководством научного руководителя проекта Б. А. Бабаяна. На рубеже 1977 1978 годов появился суперкомпьютер «Эльбрус 1» 5,5 миллионов операций в секунду, оперативная память 64 Мегабайта. По тем временам  очень хорошо (однако хуже, чем у прототипа). На рубеже 1984 1985 годов  «Эльбрус 2»  125 миллионов операций в секунду, 144 Мегабайта.[2]

После создания "Эльбрус2" в ИТМ и ВТ приступили к разработке ЭВМ на базе принципиально новой процессорной архитектуры. Проект, получивший название "Эльбрус 3", также намного опередил аналогичные западные разработки. В нем впервые был использован подход, который Бабаян называет "постсуперскалярным". Именно такую архитектуру имеют процессоры Intel Itanium и чипы фирмы Transmeta. При этом, если советские специалисты начали разработку данной технологии в 1986 году, то Intel, HP и Transmeta начали развивать это направление только в середине 1990ых годов. [4] Опытный образец машины изготовили в 1990 году, но ее отладка не была завершена по причине прекращения финансирования проекта из-за экономических проблем того периода. Логическим продолжением работ над "Эльбрусом3" стало создание процессора "Эльбрус2000" или E2K. [3]

1.3 Российский след в процессорах компании Intel.

Владимир Пентковский – является выдающимся российско американским ученым, доктором технических наук, который окончил факультет ФРТК МФТИ. Он принимал непосредственное участие в разработке процессоров Pentium III, Core 2 Duo, HAL9000, Matrix, является разработчиком высокоуровневого языка программирования Эль 76, который использовался в компьютерах «Эльбрус». С 1970 года он работал в Институте точной механики и вычислительной техники, где успел принять участие в создании суперкомпьютеров «Эльбрус 1» и «Эльбрус 2». В 1986 году Пентковский возглавил работы по созданию 32 разрядного процессора Эль 90 для «Эльбруса 3». К 1987 году работы над созданием архитектуры нового микропроцессора были закончены. Уже в 1990 году были выпущены первые его прототипы.

В 1991 году он приступил к работам над разработкой Эль91С, взяв за основу предыдущую версию процессора, однако финансирование данного проект было остановлено из-за развала страны. Естественно, специалист такого уровня не мог пропасть. В 1989 году Владимир Пентковский уже ездил в США в исследовательский центр компании Intel в рамках программы по обмену опытом. С 1993 года он начинает работать в компании Intel, став одним из ведущих ее инженеров, разработка знаменитых процессоров Pentium происходила при его непосредственном участии. Презентация процессора Pentium состоялась 22 марта 1993 года, примерно через несколько месяцев начали появляться первые компьютеры, построенные на их основе. 



Рисунок 1.1 Владимир Пентковский

Владимир Пентковский является одним из авторов векторного (SIMD) расширения команд SSE, которое впервые было использовано в процессорах PentiumIII. Является автором более чем 50 различных патентов, многие из которых до сих пор используются в современных процессорах. В процессорах Intel Владимир Пентковский воплощал на практике знания, которые им были получены в России, многое он додумывал уже непосредственно во время разработки моделей. В 1995 году американская компания представила более совершенный продукт Pentium Pro, который по своим характеристикам напоминал процессор Эль 90. Главным архитектором данного процессора считается именно Владимир Пентковский.

В настоящее время Пентковский продолжает работать в компании Intel. Так что процессор, на котором, возможно, работает ваш персональный компьютер или ноутбук вполне может иметь российские корни и мог бы быть даже произведен в нашей стране, если бы не печально известные события 1991 года и их последствия. [5]

2. Строение микропроцессора «Эльбрус»

2.1 Архитектура микропроцессора «Эльбрус»

Принципиальной особенностью архитектуры «Эльбрус» является возможность при компиляции каждого фрагмента программы предопределить максимальное распараллеливание вычислительного процесса на всем поле доступных аппаратных ресурсов, которая базируется на использовании широкого командного слова. Соответственно, в общепринятой классификации архитектуру «Эльбрус» можно отнести к категории VLIW (Very Long Instruction Word). [4]

Широкое командное слово, или широкая команда (ШК), содержит набор операций (с их адресными, литеральными и функциональными параметрами), которые одновременно дешифруются и параллельно выполняются, каждая в своем отдельном конвейере. Микропроцессор «Эльбрус» имеет шесть каналов для выполнения арифметико-логических операций. Помимо них в одной ШК могут быть заданы операции и других типов с фиксированными временами выполнения, что позволяет статически, во время трансляции, планировать параллельную работу исполнительных устройств.

Разрядность объектов архитектуры определена в следующих единицах: байт, полуслово (16 разрядов), одинарное слово, или просто слово (32 разряда), двойное слово (64 разряда), квадрослово (128 разрядов).

2.2 Средства аппаратной поддержки параллельных вычислений

Архитектура «Эльбрус» включает ряд универсальных решений, свойственных современным высокопроизводительным микропроцессорам.

Регистровый файл. Параллельное исполнение операций по сравнению с последовательным требует необходимого количества оперативных регистров. Архитектура определяет регистровый файл объемом 256 регистров для целочисленных и вещественных данных, 32 регистра предназначены для глобальных данных и 224 регистра — для стека процедур. Процедура может использовать регистровое окно произвольного размера (до 224).

Предикатный файл. Имеет объем 32 двухразрядного регистра. Процедура может использовать все 32 предиката. Предикаты процедур сохраняются вместе с информацией для возврата, организованной в виде стека, вершина которого расположена в регистровом файле связующей информации, а продолжение в оперативной памяти. Переполнение/исчерпание файла связующей информации вызывает его автоматическую откачку/подкачку.

Спекулятивный режим выполнения команд. Параллельному выполнению команд препятствуют не определяемые при компиляции зависимости по управлению и зависимости по данным. Выполняя операции раньше, чем становится известно направление условного перехода, или, считывая данные из памяти раньше предшествующей записи в память, можно ускорить выполнение программы.

Подготовка передачи управления. Предварительная подкачка кода в направлении ветвления, а также его первичная обработка на дополнительном конвейере (на фоне выполнения основной ветви) скрывают задержку по доступу к коду программы при передачах управления и тем самым позволяют выполнить передачу управления без остановки конвейера выполнения, когда уже известно условие ветвления. Архитектура микропроцессора определяет средства предварительной подкачки кода для трех команд передачи управления.

Расширение традиционного набора команд. Операции с упакованными значениями, которые определены для целых и вещественных данных, используют операнды и формируют результат в формате двойного слова (8 байт). В упакованном формате могут быть представлены байты и полуслова (только для операций над целыми значениями), одинарные слова и двойные слова. Операции с упакованными значениями повышают производительность за счет параллельного выполнения индивидуальных операций применительно ко всему набору упакованных данных (например, для упакованных байтов одновременно выполняются 8 операций).

Выполнение циклов методом программного конвейера. Этот механизм является действенным средством ускорения векторных вычислений. Последовательные итерации цикла выполняются с некоторым наложением друг на друга. Шаг, с которым накладываются итерации, определяет общий темп их выполнения, он может быть существенно выше, чем при строго последовательном режиме. В каждом шаге программного конвейера выполняются операции из разных наложенных итераций, и их количество может быть большим. В этом смысле использование широкой команды имеет очевидное преимущество. Архитектура микропроцессора содержит средства управления режимами выполнения заголовка цикла и конца цикла, позволяющие единым образом программировать выполнение всего цикла. В регистровом и предикатном файлах определены области для загрузки элементов массивов и предикатов в цикле с базами, определяющими начало данных для текущей итерации цикла. Это позволяет обращаться к данным различных итераций цикла, используя разные смещения относительно базы цикла, что необходимо, поскольку в широкой команде могут присутствовать команды, относящиеся к разным итерациям.

Предикатный режим выполнения команд. В этом режиме до вычисления условия могут исполняться обе ветви, но после вычисления результаты выполнения «неправильной» ветви в ее конвейере аннулируются. Для реализации этого принципа используется дополнительный операнд — предикат, который разрешает либо отменяет исполнение. Архитектура микропроцессора определяет в каждой широкой команде до 6 предикатов, которые могут управлять выполнением 8 операций.[3]

2.3 Структура микропроцессора «Эльбрус»



Рисунок 2.1 Схематическое представление структуры

микропроцессора «Эльбрус»

На рис.2.1 схематически представлена структура микропроцессора «Эльбрус» состоящая из:

• 
  ALU0...ALU5–арифметико-логические устройства; 
  
• 
  APU – устройство предварительной подкачки массивов; 
  
• 
  array prefetch BUFFER – буфер предварительной подкачки массивов; 
  
• 
  bypass, bypass A, bypass B – обходные каналы; 
  
• 
  CU – устройство управления; 
  
• 
  data MX– мультиплексор данных; 
  
• 
  ICACHE–кэш инструкций команд; 
  
• 
  ITLB – устройство трансляции виртуальных адресов инструкций; 
  
• 
  DTLB – устройство трансляции виртуальных адресов данных; 
  
• 
  L1DC A, L1DC B – кэш данных 1го уровня; 
  
• 
  L2 DCACHE – кэш данных 2го уровня; 
  
• 
  RF A, RF B – регистровые файлы; 
  
• 
  MAU – устройство организации доступа в оперативную память; 
  
• 
  MMU – устройство организации виртуальной памяти; 
  
• 
  PF – предикатный файл.  [6]
  

3. Нынешнее положение микропроцессора «Эльбрус»

3.1 «Эльбрус» все еще жив

Хотя СССР развалился, бренд «Эльбрус» все еще жив. Процессоры и готовые решения на их базе сегодня продвигает на рынке компания МЦСТ. На сегодняшний день компьютеры компании МЦСТ в основном предназначены для: военных ведомств России, стран СНГ и БРИК; индустрии гражданского производства; РЛС гражданского назначения (наземного, морского и воздушного транспорта). Для бизнеса и гражданских лиц, которым необходимы особо надежные и защищенные компьютеры. Компьютеры компании обладают различным конструкторским исполнением, разным классом защиты в зависимости от требований. Все они обладают поддержкой или возможностью работы с GPS и ГЛОНАСС в зависимости от потребностей покупателя устройства. Компания продвигает на рынке 2 своих основных микропроцессора и устройства на их базе. Первый из них – это Эльбрус2С+, который является первым гибридным высокопроизводительным процессором компании МЦСТ. Процессор содержит в себе два ядра архитектуры Эльбрус и четыре ядра цифровых сигнальных процессоров (DSP) компании Элвис. Основной сферой его использования являются системы цифровой интеллектуальной обработки сигнала, к которым относят анализаторы изображений, радары и другие подобные устройства.[7]



Рисунок 3.1 Эльбрус2С+

3.2 Двухъядерная система на кристалле «Эльбрус2С+»

Современные разработки, соответствуют определяющим тенденциям в проектировании современных микропроцессорных систем — повышению производительности за счет добавления процессорных ядер и интеграции процессорной части, устройств доступа к памяти и контроллеров ввода/вывода в составе системы на кристалле, которая позволила существенно повысить пропускную способность и уменьшить задержки при межмодульном обмене. Наряду с этим все более очевидные преимущества демонстрирует создание гетерогенных процессоров, которые, так же как и универсальные, имеют специализированные ядра, предназначенные для быстрой обработки данных в определенных применениях.

Именно эти ресурсы повышения производительности использовались в проекте, предполагающем применение универсальных высокопроизводительных микропроцессоров с архитектурой «Эльбрус» в крупных радиолокационных системах. При создании микросхемы «Эльбрус2С+» впервые была реализована двухъядерная процессорная часть на базе архитектуры «Эльбрус», введен кластер обработки цифровой сигнальной информации, состоящий из четырех DSP процессоров с архитектурой ElCore (разработка ФГУП НПЦ «Элвис»), а обе процессорные части объединены в составе системы на кристалле с двухканальным контроллером оперативной памяти DDR2800, контроллером ввода/вывода и контроллером межпроцессорных линков. В интересах оперативной реализации проекта в качестве его IP блоков была использована часть оборудования микросхемы «Эльбрус S»: процессорные ядра, включая незначительно измененный L2 кэш, и системный контроллер SIC с контроллером памяти и контроллером межпроцессорных линков и контроллером ввода/вывода. Все изменения, связанные с увеличением частоты оперативной памяти, выполнены в контроллере памяти и не коснулись остальной системы. DSP кластер также выступал как отдельный IP блок, который изготавливал ФГУП НПЦ «Элвис».

Общая схема системы на кристалле «Эльбрус2С+» приведена на рис. 3.2.1

Рис. 3.2.1 Структурная схема системы на кристалле «Эльбрус2С+»

Одна из важнейших задач, которая была решена при проектировании микросхемы «Эльбрус2С+», стало увеличение частоты оперативной памяти для повышения ее пропускной способности. Из-за сложности конвейеризации и физического дизайна контроллер памяти MC был разделен на два частотных домена (домен ядра контроллера и домен интерфейса с памятью) с введением новой схемы передачи данных с некратным соотношением частот между доменами. Она обеспечивает достаточно гибкую настройку рабочих частот, благодаря чему контроллер памяти микросхемы

«Эльбрус2С+» при фиксированной частоте процессора 500 МГц поддерживает несколько режимов работы с оперативной памятью: DDR2800, DDR2666, DDR2600 и DDR2500.

В результате рассмотренных решений была разработана уникальная в отечественной практике гетерогенная система на кристалле с показателями,

приведенными в табл. 3.2.1 [11]

Таблица 3.2.1 Технические характеристики микросхемы «Эльбрус-2С+»

Параметр	Значение
Технологический процесс	90 нм
Тактовая частота, МГц	500
Число ядер архитектуры «Эльбрус»	2
Число ядер DSP (Elcore-09)	4
Производительность микросхемы (ядра CPU + ядра DSP):
— 64 разряда, GFLOPS;	8
— 32 разряда, GIPS/GFLOPS	44/28
Кэш-память команд (на ядро), Кбайт	64
Кэш-память данных (на ядро), Кбайт	64
Кэш-память второго уровня (на ядро), Мбайт	1
Встроенная память DSP (на ядро DSP), Кбайт	128
Пропускная способность шины связи с кэш-памятью, Гбайт/с	16
Пропускная способность шин связи с оперативной памятью (два канала), Гбайт/с	12,8
Количество каналов межпроцессорного обмена	3
Пропускная способность канала межпроцессорного обмена, Гбайт/с	4
Количество каналов ввода/вывода	2
Пропускная способность канала ввода/вывода, Гбайт/с	2
Площадь кристалла, мм2	289
Количество транзисторов, млн	368
Количество слоев металла	9
Тип корпуса/количество выводов	HFCBGA/1296
Размеры корпуса, мм	37,5×37,5
Напряжение питания, В	1,0/1,8/2,5
Рассеиваемая мощность, Вт	~ 25

В настоящее время заканчивается подготовка к выпуску очередного процессора архитектуры Эльбрус – «Эльбрус4С», имеющего 4 ядра и работающего на частоте 1 ГГц. Этот процессор может представлять практический интерес для производителей суперкомпьютеров. Дальнейшее развитие линейки связано с увеличением количества ядер, переходом на более тонкие нормы производства и архитектурными улучшениями. Также пополняется набор программного обеспечения для платформы Эльбрус, в частности, разрабатываются Java машина и компилятор для языка Fortran90, также расширяются возможности ОС. Поддерживается и развивается библиотека математических функций eml.[9]

Помимо готовящегося к выпуску процессора «Эльбрус4С», на стадии разработки находится восьмиядерный микропроцессор с архитектурой Эльбрус.

3.3 Восьмиядерный микропроцессор с архитектурой Эльбрус

Основные характеристики разрабатываемого микропроцессора указаны в таблице 3.3.1.

Таблица 3.3.1 Основные характеристики микропроцессора

Параметр	Значение	Примечание
Архитектура процессора	«Эльбрус»	Количество вычислительных устройств с плавающей запятой увеличено с 4 до 6
Количество ядер	8
Кэш-память 2го уровня	8 * 512 КБ	Отдельная кэш-память для каждого ядра
Кэш-память 3го уровня	16 МБ	Разделяемая между всеми ядрами
Рабочая частота	1.3 ГГц	Расчётное значение
Производительность	~250 ГФлопс	На операциях с одинарной точностью (FP32)
Тип контроллеров памяти	DDR31600	С поддержкой ECC
Кол-во контроллеров памяти	4
Поддержка многопроцессорных систем	До 4 процессоров	В системе поддержки кэш когерентности реализована фильтрация снупирования
Каналы межпроцессорного обмена (пропускная способность)	3 (16 ГБ/с)	Каналы дуплексные (пропускная способность в каждую сторону 8 ГБ/с)
Технологический процесс	28 нм

Разрабатываемый микропроцессор совместим с разрабатываемым южным мостом КПИ2. Завершение работы ожидается в 2015 году. [10]

Список использованных источников

1. Особенности и различия процессоров Intel и AMD (Электронный ресурс)

Режим доступа:

https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=9&cad=rja&ved=0CGIQFjAI&url=http%3A%2F%2Fvk.com%2Fdoc45602468_138807366%3Fdl%3D2a3d15744d9c2416c2&ei=r2XWUunxPMm74AShooDgDg&usg=AFQjCNFwLukUfqj9qNrE70a1a9vd3rP5Q&sig2=4M9wkaWw04Yuigg9k94fZw&bvm=bv.59378465,d.bGE

2. 
   История процессоров Эльбрус (Электронный ресурс)
   

Режим доступа:

http://cyclowiki.org/wiki/%D0%98%D1%81%D1%82%D0%BE%D1%80%D0%B8%D1%8F_%D0%BF%D1%8 0%D0%BE%D1%86%D0%B5%D1%81%D1%81%D0%BE%D1%80%D0%BE%D0%B2_%D0%AD%D0%BB%D1%8C%D0%B1%D1%80%D1%83%D1%81

3. 
   Микропроцессоры и вычислительные комплексы семейства «Эльбрус». — СПб.: Питер, 2013. — 272 стр.
   

Микропроцессоры и вычислительные комплексы семейства «Эльбрус». — СПб.: Питер, 2013 – 88стр

4. 
   Таненбаум Э. Архитектура компьютера. — 4е изд. — СПб.: Питер, 2003
   
5. 
   Интернет ресурс http://www.liveinternet.ru/
   

Режим доступа: http://www.liveinternet.ru/users/dejavu57/post302093289/

6. 
   Система конференций сети SWAMP (Электронный ресурс)
   

Режим доступа:

http://forum.swamp.ru/viewtopic.php?t=78468&sid=4fd5e420f968e35e2b98ba85e18aacb4

7. 
   Военное обозрение http://topwar.ru/ (Интернет ресурс)
   

Режим доступа:

http://topwar.ru/34409istoriyakompyuterovelbrus.html

8. 
   Бурцев В. С. Параллелизм вычислительных процессов и развитие
   

архитектуры ЭВМ. — М.: Торус пресс, 2006.

9. 
   Доклад: «Микропроцессоры «Эльбрус»: состояние и перспективы» (Электронный ресурс)
   

Режим доступа:

http://2012.nscf.ru/Tesis/Tryshkin.pdf

10. 
    МЦСТ Эльбрус http://www.mcst.ru/ (Электронный ресурс)
    

Режим доступа:

http://www.mcst.ru/vosmiyadernyjmikroprocessorsarkhitekturojelbrus

11. «Учебное пособие» Микропроцессоры и вычислительные комплексы

семейства «Эльбрус» — Ким А. К., Перекатов В. И., Ермаков С. Г.

ООО Издательство «Питер», 2013 (стр.179-182)

2013