Программа по формированию навыков безопасного поведения на дорогах и улицах «Добрая дорога детства» 2
Скачать 156.12 Kb.
|
Углубление и закрепление теоретических знаний, приобретение навыков разработки узлов ЭВМ на структурном и функциональном уровнях. Разработка структурной схемы гипотетической ЭВМ широкого применения, функциональной схемы КЭШ.
Разрабатываемая ЭВМ должна содержать следующие устройства:
Индивидуальные исходные данные:
Основные параметры ЭВМ:
Структурная схема ЭВМ.    Блоксинхронизации Центральный процессор ТаймерКэш ОЗУПЗУ         DAB  C BКонтроллерконсоли Контроллер ПДП  Клавиатура МониторПУРис. 1. Структурная схема ЭВМ
Структурная схема разрабатываемой ЭВМ приведена на рисунке 1.
Магистраль состоит из двух шин: шины данных/адреса (DAB) и шины управления (CB). Шина данных/адреса DAB предназначена для обмена информацией, которая будет непосредственно обработана в ЦП, сохранена в памяти или предназначена для ввода/вывода, а также для адресации устройств и памяти. Шина управления CB предназначенная для передачи управляющих сигналов от устройства управления ко всем остальным устройствам, получения ответов на управляющие сигналы и запросов на прерывания. Двухшинная архитектура замедляет и сильно усложняет обмен информацией, но в то же время значительно экономит место на плате (засчет меньшего количества физических проводников), уменьшает рассеиваемую мощность и стоимость ЭВМ. Такая архитектура предполагает наличие дополнительных средств для обеспечения работы с шиной DAB, так как устройства ЭВМ могут работать в одном цикле либо с данными, либо с адресом. Это могут быть устройства мультиплексирования/демультиплексирования, либо управление работой интерфейсных элементов (разрешение загрузки, вывода) посредством сигналов с CB. 3.2. Центральный процессор. В состав ЦП входят операционный блок (ОБ) и микропрограмное устройство управления (МУУ). МУУ состоит из преобразователя начального адреса (ПНА), секвенсора, микропрограмной памяти (МПП), регистров команд и микрокоманд (RGk, RGmk). В ОБ входят процессорный элемент, логика сдвигов, статусный регистр (SRG), регистр входных и выходных данных (RGDin, RGDout). МУУ осуществляет управление работой секции, а ОБ – арифметические, логические, сдвиговые операции, выполняет инструкции МУУ. Команда с шины данных DAB поступает на RGk, затем код операции поступает в ПНА, а данные с выхода ПНА в секвенсор. Секвенсор выбирает источник адреса и выдает его на вход МПП. На выходе МПП появляется микрокоманда, которая поступает в RGmk. Микрокоманда поступает в ОБ и там исполняется. Процессорный элемент выполнен на микросхеме IDT49c402, а секвенсор на микросхеме Am29c10. Примем, разрядность микроЭВМ равным 32 разряда.
Память служит для хранения информации (данных, программ, результатов вычислений). Память включает в себя два типа:
В качестве ОЗУ была использована статическая память SYM1851 фирмы CYPRESS – 4 микросхемы, с организацией 1Мбит (объем 4М слова). А в качестве ПЗУ была использована FLASH-память AT49F1614 фирмы Atmel – 2 микросхемы, с организацией 1М×16 бит (объем 1М слово). Выбор ПЗУ и ОЗУ осуществляется на основе 23 бита адреса в соответствии с картой памяти: Адреса ОЗУ располагаются в младшей части адресного пространства (адреса с 000000 до 3FFFFF). Адреса ПЗУ располагаются в старшей части адресного пространства (адреса с 400000 до 4FFFFF). Виртуальная память – способ организации памяти мультипрограммной ВС, при которой достигается гибкое динамическое распределение памяти. Принцип виртуальной памяти предполагает, что пользователь при подготовке своей программы имеет дело не с физической ОП, действительно работающей в составе ВС и имеющей некоторую фиксированную емкость, а с виртуальной памятью, емкость которой равна всему адресному пространству. Виртуальное адресное пространство процесса делится на сегменты, размер которых определяется программистом с учетом смыслового значения содержащейся в них информации. Отдельный сегмент может представлять собой подпрограмму, массив данных и т.п. Сегменты одной программы могут занимать в оперативной памяти несмежные участки. Во время загрузки система создает таблицу сегментов процесса (аналогичную таблице страниц), в которой для каждого сегмента указывается начальный физический адрес сегмента в оперативной памяти, размер сегмента, правила доступа, признак модификации, признак обращения к данному сегменту за последний интервал времени и некоторая другая информация. Если виртуальные адресные пространства нескольких процессов включают один и тот же сегмент, то в таблицах сегментов этих процессов делаются ссылки на один и тот же участок оперативной памяти, в который данный сегмент загружается в единственном экземпляре. Система с сегментной организацией функционирует аналогично системе со страничной организацией: время от времени происходят прерывания, связанные с отсутствием нужных сегментов в памяти, при необходимости освобождения памяти некоторые сегменты выгружаются, при каждом обращении к оперативной памяти выполняется преобразование виртуального адреса в физический. Кроме того, при обращении к памяти проверяется, разрешен ли доступ требуемого типа к данному сегменту. Виртуальный адрес при сегментной организации памяти может быть представлен парой (g, s), где g - номер сегмента, а s - смещение в сегменте. Физический адрес получается путем сложения начального физического адреса сегмента, найденного в таблице сегментов по номеру g, и смещения s. Недостатком данного метода распределения памяти является фрагментация на уровне сегментов и более медленное по сравнению со страничной организацией преобразование адреса. Но достоинства в том, что можно запретить обращаться с операциями записи и чтения в кодовый сегмент программы, а для сегмента данных разрешить только чтение. Кроме того, разбиение программы на "осмысленные" части делает принципиально возможным разделение одного сегмента несколькими процессами. Например, если два процесса используют одну и ту же математическую подпрограмму, то в оперативную память может быть загружена только одна копия этой подпрограммы.  Рис. 2. Распределение памяти сегментами. 3.4. Таймер. Большинство микроЭВМ содержит источник реального времени - часы и таймер. Таймер предназначен для обеспечения работы ЭВМ в режиме реального времени. Таймер нужен для деления машинного времени на интервалы для эффективного использования процессора при работе с периферийными устройствами, а также для определения интервалов времени при выделении ЦП отдельной задаче (в многозадачных операционных системах разделения времени). 3.5. Синхронизация. Блок синхронизации (БС) предназначен для обеспечения синхронной работы всех узлов ЭВМ. В его задачи входит генерация синхропоследовательностей заданной формы и длительности для ЦПУ, таймера, контроллеров, ОП и других устройств, входящих в состав ЭВМ. Необходимо предусмотреть возможность приостановления такта, изменения его длительности, что бывает нужно, например, для обмена информацией процессора с «медленными» внешними устройствами. 3.6. Система прерываний. Система прерываний – последовательная на макроуровне. Прерывания представляют собой определенное средство изменения последовательности состояний в ответ на внешние асинхронно происходящие события (запросы на прерывание). При появлении запроса на прерывание выполняется следующая последовательность действий :
На этом этапе происходит расрознование процессором запроса на прерывание, поступающего по линии запроса на прерывание.
Нужно запомнить состояние прерванного процесса.
Процессор подает сигнал подтверждения и устройство, подавшее запрос на прерывание выставляет вектор на шину данных. 4. Вызов подпрограммы обработки прерывания. Устройство, запросившее прерывание само указывает адрес обработчика. Другой способ заключается в том, что используется одна подпрограмма, которая опрашивает все устройства, чтобы определить, какое из них направило запрос на прерывание. 5. Восстановление и возврат. Последовательная структура. Имеется одна общая для всех устройств линия запроса на прерывание (рис.3). Получив запрос процессор посылает сигнал, подтверждающий получение запроса. Сигнал подтверждения прерывания проходит от одного устройства к другому до тех пор, пока не достигнет устройства, пославшего запрос на прерывание. Тогда это устройство подает свой идентифицирующий номер (вектор) на шину данных. Для такой структуры характерны более низкие затраты программных средств, однако распределение приоритетов устройств, здесь фиксировано, по-этому необходимо сразу же указать какому устройству будет принадлежать высший приоритет. ЦП INT   DAB CB   Устр.1Устр.2Устр.k    …Рис. 3. Структура с одной линией запроса и с подтверждением сигналаПрерывания на макроуровне. При такой обработке прерывания, запрос прерывания, если он поступил в течение макроцикла, а уж тем более микроцикла (от асинхронных устройств), обрабатывается по окончанию текущей микропрограммы. Плюс в том, что не требуется дополнительных аппаратных затрат на проверку запроса прерывания в течение микроцикла, а вот минус, что не всегда удается обеспечить оперативность ответа, устройству запросившему прерывание. 3.7. Ввод/вывод: ПДП. Прямой доступ к памяти обеспечивает установление связи и передачу данных между ОП и ПУ автономно от процессора, следовательно, освобождает ЦП от управления операциями ввода/вывода, позволяет параллельно во времени осуществлять выполнение процессором программы и обмен данными между ОП и ПУ. Таким образом, ПДП, разгружая процессор от обслуживания операций ввода/вывода, способствует возрастанию общей производительности ЭВМ. Прямым доступом к памяти управляет контроллер ПДП (КПДП), который:
В данной разработке организация передачи данных между ОП и ПУ осуществляется путем использования ЦП и КПДП одной шины для связи с памятью. Инициирование КПДП осуществляют ЦП и ПУ. ПДП обеспечивает высокую скорость обмена данными за счет того, что управление обменом производится не программным путем, а аппаратными средствами. 3.8. Консоль: клавиатура и монитор. Клавиатура и монитор служат для организации общенния пользователя с ЭВМ. Устройство ввода - клавиатура позволяет вводить информацию в компьютер. Устройство вывода - монитор предназначено для передачи информации из компьютера и отображения на экране. Управляет этими устройствами контроллер дисплея.
Кэш-память обычно реализуется как ассоциативная память, в которой для каждой единицы памяти хранятся дополнительные сведения, называемые тэгом или признаком. Когда в ассоциативную память подается адрес, с ним одновременно сравниваются все тэги. Если один из тэгов равен поданному адресу, производится обращение к той единице памяти, которая ассоциирована с тэгом. Такая ситуация называется попаданием в кэш-память (cache hit). Если же равенства не обнаруживается, кэш-память сигнализирует о промахе (cache miss). В случае промаха требуется выполнить цикл шины для обращения к основной памяти. Для повышения эффективности внутренней кэш-памяти она распределяется блоками по 16 байт, называемых строками кэш-памяти (cache line). Обычно во внешней кэш-памяти не используются строки, меньшие строк внутренней кэш-памяти. Кэш-память процессора не поддерживает частично заполненных строк, поэтому кэширование даже одного двойного слова требует считывания четырех двойных слов. Такой механизм привел бы к неэффективному использованию кэш-памяти, если бы не тот факт, что процессор редко обращается к произвольным ячейкам памяти. В течение короткого временного отрезка процессор обычно обращается к небольшому числу областей в памяти, например, сегменту кода или стека, но по многим соседним адресам в этих областях. Для упрощения аппаратной реализации строки кэш-памяти можно отобразить только на выравненные 16-байтные блоки основной памяти. (Выравненный 16-байтный блок начинается по адресу, в котором четыре младших бита равны 0). Когда выбирается новая строка кэш-памяти, процессор загружает в нее блок из основной памяти. Такая операция называется заполнением строки кэш-памяти (cache line full). Распределенные строки кэш-памяти называются достоверными (valid), а нераспределенные строки - недостоверными (invalid). Есть два основных способа реализации кэширования - со сквозной записью (write-through) и с обратной записью (write-back). При считывании оба способа кэширования работают аналогично. В операции записи кэширование со сквозной записью обновляет кэш-память и основную память, а кэширование с обратной записью обновляет только кэш-память. Кэширование с обратной записью модифицирует основную память, когда выполняются операции отложенной записи. Такие операции инициируются, когда необходимо освободить строки кэш-памяти, например при выборке новых строк в уже заполненной кэш-памяти. Операции обратной записи также инициируются механизмом поддержания согласованности кэш-памяти. Внутренняя кэш-память процессора реализована по способу сквозной записи. Ее можно использовать с внешней кэш-памятью, в которой применяется любой способ записи или их комбинация. Адресный cache преобразует линейный адрес в физический, поэтому он работает только с двадцатью старшими битами каждого из них; младшие 12 бит (образующие смещение в сегменте) в линейном и физических адресах одни и те же. 4.1 Структура кэш-памяти. Кэш-память представляет собой четырехнаправленную ассоциативную по множеству память. Это значит, что блок данных из конкретной ячейки основной памяти может храниться в любой из четырех ячеек кэш-памяти. Ассоциация по четырем направлениям является компромисом между скоростью кэш-памяти с прямым отображением при попаданиях и высоким коэффициентом попаданий полностью ассоциативной кэш-памяти. Реализованная в процессоре кэш-память обеспечивает быстрый поиск данных и высокий процент попаданий. Кэш-память состоит из трех блоков (рис.4): блока данных, блока тегов и блока достоверности и LRU. В блоке данных имеются восемь множеств по четыре элемента в каждом. Элемент данных содержит 20 старших бит физического адреса. Их можно считать базовым адресом сегмента, в котором младшие 12 бит содержат нули. Блок достоверности, атрибутов и тэгов. Тэг содержит старшие 17 бит линейного адреса. В операции преобразования адреса процессор использует биты 12, 13 и 14 для выбора одного из восьми множеств, а затем проверяет соответствие четырех тэгов этого множества старшим 17 битам линейного адреса. Если среди тэгов выбранного множества обнаруживается равенство и нужный бит достоверности содержит 1, то происходит преобразование линейного адреса путем замены его старших 20 бит на 20 бит элемента данных, где обнаружено равенство. Для каждого множества предусмотрено три бита LRU; они следят за использованием данных в множестве и проверяются, когда требуется новый элемент, а ни один из элементов в множестве не является недостоверным. Применяется алгоритм замены псевдо-LRU.  Рис. 4. 4.2 Регистры проверки адресного кэш. Для проверки предназначены два регистра, показанные на рисунке 5. Регистр TR6 служит регистром команды, а регистр TR7 - регистром данных. Обращение к этим регистрам обеспечивается с помощью команд MOV, которые определены в R- и P-режимах. Регистры проверки относятся к привилегированным ресурсам процессора; в P-режиме обращающиеся к ним команды MOV можно выполнить только на уровне привилегий 0, т.е. наиболее привилегированном. Попытка считать из регистров проверки или записать в них на другом уровне вызывает особый случай общей защиты.  Рис. 5 Регистр команды TR6 содержит команду и тэг адреса: C - бит команды. Имеются две команды для проверки адресного кэш: запись в элемент и поиск в буфере. Чтобы записать в элемент cache необходимо передать в регистр TR6 двойное слово со сброшенным в 0 битом С. Чтобы осуществить поиск (считывание), в регистр TR6 передается двойное слово с установленным в 1 битом С. Операции в кэш инициируются записью в регистр TR6. Линейный адрес - при записи для этого линейного адреса выделяется элемент кэш; остальное содержимое элемента определяется значением в регистре TR7 и значением, только что записанным в регистр TR6. При поиске производится опрос с этим значением; если соответствие (равенство) обнаружено в одном и только одном элементе, остальные поля регистров TR6 и TR7 загружаются из найденного элемента. V (достоверность) - этот бит показывает, что элемент кэш содержит достоверные данные. Элементы кэш, в которые не загружены элементы таблиц страниц, имеют бит V=0. При записи в регистр CR3 все биты V сбрасываются, что эквивалентно опустошению или очистке кэш. После модификации таблиц страниц кэш необходимо очищать, так как иначе в преобразовании адреса могут участвовать устаревшие данные. D, D# - бит D и его дополнение. U, U# - бит U/S и его дополнение. W, W# - бит R/W и его дополнение. Эти биты доступны в прямой и инверсной форме для большей гибкости при поиске в кэш. Смысл этих пар бит приведен в таблице
Регистр данных TR7 содержит данные, считанные из кэш, или подлежащие записи в кэш. Физический адрес - это поле данных кэш. При записи это значение помещается в элемент кэш, выделенный линейному адресу из регистра TR6. При поиске (считывании) поле данных (физический адрес) из кэш в это поле. PCD - соответствует биту PCD элемента таблицы страниц. PWT - соответствует биту PWT элемента таблицы страниц. LRU - при считывании содержит биты, используемые в алгоритме псевдо-LRU замены. Сообщаются значения этих бит до поиска в кэш. Поиск с попаданием и запись в кэш могут изменить эти биты. PL - при записи в кэш установленный в 1 бит PL вызывает использование поля REP регистра TR7 для выбора того, в какой из четырех блоков (направлений) кэш производится загрузка. Если бит PL=0, для выбора блока применяется внутренний указатель. Управление этим указателем осуществляется по алгоритму псевдо-LRU. При поиске в кэш (считывании) бит PL показывает, возникло ли при считывании попадание (PL=1) или промах (PL=0). REP - при записи в cache определяет, в какой из четырех блоков (направлений) производится запись. При считывании из кэш с битом PL=1 поле REP сообщает, в каком из четырех ассоциативных блоков найден тэг; если бит PL=0, содержимое поля REP не определено. 4.3 Операции проверки. Для записи в элемент кэш производятся следующие операции:
Не разрешается записывать в буфер дублирующие тэги, так как результаты окажутся неопределенными. Для поиска (считывания) элемента кэш выполняются такие операции:
При проверке бит V действует как дополнительный бит адреса. Обычно для запроса поиска бит V должен быть установлен в 1, поэтому неинициализированные тэги не сравниваются. Поиски с битом V=0 оказываются непредсказуемыми, если имеются неинициализированные тэги. 5. Вывод Выполняя эту работу, я приобрел навыки разработки узлов ЭВМ на структурном, функциональном и алгоритмическом уровнях. 6. Список литературы:
|
Добавить документ в свой блог или на сайт
