Урок 8. Моделирование схем
Может показаться странным, но в пакете OrCAD 9.1 имеется два моделятора. «Родной» моделятор – программа OrCAD Simulate работает с VHDL-моделями и пригодна только для цифровых схем, а программа PSpice A/D, заимствованная из пакета DesignLab 8 фирмы MicroSim, использует соответственно SPICE-модели и библиотеки этой же компании. Она применяется как для цифровых, так и для аналоговых и смешанных (аналого-цифровых) схем. Оба моделятора вызываются из графического редактора OrCAD Capture, который, напомним, является ещё и управляющей оболочкой (рис.1).
Рис.1. Взаимодействие графического редактора OrCAD Capture
с другими программами пакета
Таким образом, в САПР OrCAD используется не один универсальный, а два специализированных моделятора. Естественно возникает вопрос, когда и какой применять. Чтобы ответить на него, рассмотрим возможные типы проектов в этом пакете.
Обратимся к рис.2, на котором показана уже известная нам диалоговая панель New Project. Напомню, что она вызывается командой File/New/Project (урок 1). Мы можем выбрать любой из четырёх типов.
Первый тип проектов называется Analog or A/D Mixed Mode. В нём используются интегрированные в OrCAD библиотеки PSpice (графические описания *.olb и функциональные модели *.lib из САПР DesignLab_8 фирмы MicroSim). Они находятся в папке OrCAD_9/Capture/Library/Pspice.
Понятно, что хотя схема проекта создаётся в редакторе OrCAD Capture, моделировать её надо в PSpice A/D. Запускается моделятор из менеджера проекта командой PSpice/Run (рис.1). Позднее мы в деталях рассмотрим, как это делается.
Второй тип проектов называется PC Board Wizard. Кажется, что он нам совсем не подходит, ведь речь (судя по названию) идёт о проектировании печатных плат. Однако – это «ловушка». Именно данный тип проекта надо выбрать, если мы собираемся вести разработку на микросхемах малой и средней степени интеграции и впоследствии моделировать его.
Что же касается названия, то оно подчёркивает лишь возможность выполнить после моделирования (или вместо него) ещё и разводку печатной платы.
Рис.2. Панель выбора типа проекта
Важно отметить, что в этом режиме у нас есть альтернатива: проекты PCB PSpice или PCB Simulate.
Проекты PCB PSpice создаются, если на диалоговой панели PCB Project Wizard (рис.3) вы установите флажок Enable project simulation и выберите верхнюю строчку: Add analog or mixed signal simulation resources. Этот проект будет моделироваться программой OrCAD PSpice A/D.
П
роекты PCB Simulate создаются в том случае, если вы при установленном флажке выбрали нижнюю строчку: Add VHDL-based digital simulation resources (рис.3). Такой проект обрабатывается «родным» моделятором OrCAD Simulate.
Рис.3. Диалоговая панель для задания способа моделирования PCB-проекта
Третий тип проекта – Programmable Logic позволяет синтезировать и моделировать несложные устройства программируемой логики. Это делается с помощью программ OrCAD Capture и OrCAD Simulate. Более сложные проекты выполняются с привлечением специализированных программных средств фирм, производящих ПЛИС, таких как Altera, Xilinx и т.п. Например, фирма Altera предлагает для названных целей систему проектирования Max+Plus ІІ [1].
Четвёртый тип проекта используется только для создания и документирования принципиальных схем. Моделирование и разработка печатных плат в нём невозможны.
Таким образом, для цифрового моделирования выбор фактически сужается до проектов типа PCB. Рассмотрим технологию проектирования и моделирования схем в этих режимах.
PCB PSpice-проекты
Создаём новый проект, набрав команду File/New/Project….
Вводим его имя, например test_dc (дешифратор 2→4).
Указываем его место на диске, например E:\OrCAD_9\dc. Если названной папки не существует, она будет создана автоматически.
Задаём тип проекта, в нашем случае надо выбрать опцию: PC Board Wizard – моделирование и трассировка печатных плат для стандартной логики нижнего и среднего уровней интеграции.
На панели PCB Project Wizard устанавливаем флажок Enable Project Simulation и выбираем верхнюю кнопку: Add analog or mixed-signal simulation resources. Другими словами, будем выполнять моделирование с помощью SPICE-моделей и моделятора PSpice A/D.
Добавляем к списку используемых в проекте библиотек (по умолчанию их четыре) ещё одну - 7400.olb. В ней находятся цифровые элементы, и, в частности, нужные нам компоненты 7404 и 7408 с логическими функциями НЕ и 2И соответственно.
Делаем активным окно SCHEMATIC1:PAGE1 (оба имени устанавливаются умолчанием и могут быть заменены пользователем). В этом окне рисуем схему, которая в нашем примере содержит шесть элементов: два инвертора 7404 и четыре вентиля 7408 (рис.4).
Размещаем элементы (команда Place/Part…).
Соединяем их проводниками (команда Place/Wire).
Задаём проводникам пользовательские имена – алиасы (команда Place/Net Alias…). Помните, контур с именем надо «прислонить» к тому проводнику, который Вы именуете, чтобы он касался цепи.
Устанавливаем маркёры в точках, которые хотим наблюдать на экране при выводе результатов (команда PSpice/Markers/Voltage Level).
Вводим генераторы внешних воздействий для входных сигналов A0 и A1. Если их рассматривать как элементы двухразрядной шины A[1..0], то нам понадобится только один двухразрядный стимул DigStim2 (команда Place/Part, библиотека SOURCSTM). Задаём ему имя, например Implementation = A_bus1. Точнее это даже не имя стимула, а имя той временной диаграммы, которую он будет генерировать. Командой Place/Bus рисуем шину и присваиваем ей имя A[1..0]. Подключаем к ней выход генератора стимулов DigStim2 и проводники A0 и A1 (рис.4).
Важно помнить, что шина должна называться так же, как и имена входящих в неё цепей. Что касается атрибута Implementation, то его значение может быть произвольным, но его нельзя задать в формате шинного имени (квадратные скобки вообще игнорируются).
В редакторе внешних воздействий Stimulus Editor вы можете определить несколько вариантов описания сигнала, подаваемого на шину A[1..0], например A_bus1 и A_bus2, и моделировать одну и ту же схему на разных наборах входных сигналов. Для этого достаточно сменить лишь значение атрибута Implementation с A_bus1 на A_bus2.
Рис.4. Проектирование схемы дешифратора 2→4 с использованием двухразрядной
шины A[1..0]
Задаём временные диаграммы для шинного сигнала A_bus1. С этой целью выделяем генератор DSTM1 и командой Edit/PSpice Stimulus вызываем графический редактор входных сигналов Stimulus Editor (рис.5).
С
огласитесь, встреча со старым и хорошим «знакомым» всегда приятна. Лично мне этот редактор стимулов нравится не только тем, что в нём эпюры сигналов можно просто рисовать мышкой, но и тем, что редактируемый сигнал виден на фоне других сигналов, с которыми он должен работать во взаимодействии.
Д
ля тех, кто не разделяет моих чувств к данному приложению или просто не знаком с ним, назову основные его команды: Edit/Add (добавить переключение), Edit/Attributes… (редактировать переключение) и Plot/Axis Setting (установить параметры). Они «висят» на соответствующих иконках, показанных справа. Более подробное описание этого редактора приводится в [2].
Рис.5. Задание временных диаграмм для дешифратора 2→4 с помощью
графического редактора стимулов Stimulus Editor (два варианта)
Создаём профайл моделирования, например test_dc.sim, в который заносим параметры моделирования своего проекта (команда PSpice/New Simulation Profile). Пока Вы не создали этот файл, система не допустит вас к командам запуска на моделирование. Вероятно, неспроста последовательности команд в меню PSpice и иконок на панели инструментов следуют в нужном порядке.
На вкладке Analysis (активной по умолчанию) устанавливаем желаемый вид анализа – Time Domain (Transient) и финальное время моделирования, например Run to time = 1000ns, а на вкладке Option (рис.6) – способ моделирования: Gate-level Simulation и режим задержек, например Typical.
Рис.6. Диалоговая панель для редактирования профайла моделирования
Вы можете создать не один, а несколько профайлов моделирования, например test_dc_typ.sim и test_dc_max.sim, и моделировать свою схему при номинальных или максимальных задержках. Для выбора конкретного варианта надо сделать соответствующий профайл активным. Выделим его (рис.7), затем щелчком правой кнопкой мыши, вызовем всплывающее меню и исполним команду Make Active. Активный профайл будет помечен символом «!».
Рис.7. Выбор активного профайла моделирования
Командой PSpice/Run запускаем свой проект на моделирование. Через некоторое время на экране монитора появляется рабочая панель моделятора OrCAD PSpice A/D с результатами моделирования (рис.8).
Рис. 8. Результаты моделирования дешифратора 2→4 с помощью SPICE-моделей
Если вы работали с пакетом DesignLab 8, то вас ждёт ещё одна встреча со старым «знакомым» - постпроцессором моделирования Probe. Впрочем, не совсем так. В пакете OrCAD 9 моделятор PSpice A/D и постпроцессор Probe (продукты фирмы MicroSim) объединены в одну программу, которая сохранила старое название: PSpice A/D. Пользователям, не знакомым с этими приложениями, советую обратиться к литературе [2].
PCB Simulate-проекты
Создаём новый проект, набрав команду File/New/Project….
Вводим его имя, например test_mux4 (мультиплексор 4→1).
Указываем его место на диске, например E:\OrCAD_9\mux4. Если названной папки не существует, она будет создана автоматически.
Задаём тип проекта, в нашем случае надо выбрать опцию: PC Board Wizard – моделирование и трассировка печатных плат для стандартной логики нижнего и среднего уровней интеграции.
На панели PCB Project Wizard устанавливаем флажок Enable Project Simulation и выбираем нижнюю кнопку: Add VHDL-based digital simulation resources. Другими словами, будем выполнять моделирование с помощью VHDL-моделей и моделятора OrCAD Simulate.
Добавляем к проекту две библиотеки - ttl.olb и ttl.vhd. В первой находятся графические изображения цифровых элементов, и, в частности, нужные нам компоненты 7404 (инвертор), 7432 (2ИЛИ) и 7411 (3И). Во второй – их математические VHDL-модели.
Делаем активным окно SCHEMATIC1:PAGE1 (оба имени устанавливаются умолчанием и могут быть заменены пользователем). В этом окне рисуем схему, которая в нашем примере содержит девять элементов: два инвертора 7404, четыре вентиля 7411 и три вентиля 7432 (рис.9).
Размещаем элементы (команда Place/Part…).
Соединяем их проводниками (команда Place/Wire).
Задаём проводникам пользовательские имена – алиасы (команда Place/Net Alias…). Помните, контур с именем надо «прислонить» к тому проводнику, который Вы именуете, чтобы он касался цепи.
Делаем активным окно менеджера проекта и запускаем команду Tools/Annotate…. С помощью этой команды автоматически проставляются позиционные обозначения компонентов и выполняется их упаковка по корпусам. Надо заметить, что при размещении компонентов проставляются их позиционные обозначения: U1A, U2A и т.д. Однако, имена секций A, B, C,…редактор не «отслеживает», помещая каждый новый компонент в новый корпус и присваивая ему секцию A. Да и то названная работа будет выполняться только в том случае, если по команде Options/Preferences на вкладке Miscellaneous установлен флажок Automatically reference placed parts (в окне Auto Reference).
Поэтому, закончив чертёж, приходится выполнять автоматическую упаковку элементов по корпусам. Выполняя эту работу, не забудьте установить на диалоговой панели Annotate в окне Action (действия) флажок Unconditional reference update – обновление позиционных обозначений и упаковочной информации всех элементов схемы.
Рис.9. Проектирование схемы мультиплексора 4→1 на элементах,
поддерживаемых VHDL-моделями
Активизируем команду Tools/Simulate…. При этом автоматически создаётся список цепей (Netlist) моделируемой схемы в формате языка VHDL и предлагается на выбор один из двух возможных способов моделирования. Выбираем режим In Design – моделирование обычных цифровых устройств.
Проекты типа PCB Simulate обрабатывается другой программой моделирования, а именно OrCAD Simulate. Она автоматически запускается из оболочки графического редактора OrCAD Capture (рис.1) и появляется запрос о загрузке схемы в текущий момент. Выбираем кнопку «Да». Если в проекте есть ошибки, они появятся в окне Session Log. Устранив их, повторно загрузим проект командой Simulate/Reload Project.
Зададим временные диаграммы на входах мультиплексора. С этой целью активизируем команду Stimulus/New Interactive… и выберем закладку Clock. Нажав кнопку Browse…, укажем имя первого входного сигнала D0 и зададим его временную диаграмму. Те же операции проделаем для остальных информационных входов D1, D2, D3 и селекторных входов A0 и A1. Способы задания внешних воздействий подробно рассмотрены на предыдущем уроке.
Командой Simulate/Run запустим свой проект на моделирование, скорректировав финальное время моделирования Run Time = 6400ns. Через некоторое время появится рабочая панель моделятора OrCAD Simulate с результатами моделирования (рис.10).
Рис.10. Рабочая панель моделятора OrCAD Simulate с результатами
моделирования мультиплексора 4→1
Конечно, положительный результат радует, но мы так торопились получить его, что пренебрегли некоторыми весьма важными операциями. Они необязательны для исполнения, однако для сложных проектов не будут лишними.
Вернёмся в графический редактор OrCAD Capture и, активизировав окно менеджера проектов, исполним команду Tools/Design rules Check… . Если команда недоступна, значит, в окне менеджера проекта не выделена схема, для которой мы хотим выполнить поиск электрических ошибок. Исправим оплошность и повторим попытку.
Теперь команда доступна для исполнения. Щёлкнув на ней мышкой, увидим диалоговую панель с соответствующим названием (рис.11). Мы желаем контролировать не только ошибки, но и предупреждения (warnings), поэтому установим флажок Create DRC markers for warnings. Кроме того, чтобы увидеть на экране результаты проверки, установим флажок View Output. В этом случае они запишутся в файл *.drc (в рассматриваемом примере – в файл mux4.drc) и его содержимое появится на экране.
Ошибок в нём не зарегистрировано. Оно и понятно, ведь результаты моделирования на лицо. Но посмотрите, сколько предупреждений. Значит, мы что то не доработали. В основном замечания сводятся к двум видам:
Net has no driving source A1 – цепь не имеет источников запуска;
Net has fewer than two connections Q – цепь имеет менее двух соединений.
Рис.11. Диалоговая панель для задания условий электрического контроля схемы
Если вы посмотрите на принципиальную схему, то увидите на ней DRC-маркёры (небольшие колечки зелёного цвета). Двойной щелчок на маркёре открывает панель, поясняющую характер ошибки или предупреждения.
Разобравшись с характером предупреждений, попробуем устранить их. Оказывается всё дело в том, что мы на входных и выходной цепях не «повесили» иерархические порты.
А
ктивизируем команду Place/Hierarchical Port… или щёлкнем на иконке, показанной справа.
Разместим на схеме входные (PORTRIGHT-L) и выходной (PORTLEFT-L) порты, назвав их теми же именами, что и цепи, к которым они подключены. Повторив проверку схемы, мы с удовлетворением обнаружим, что теперь нет не только ошибок, но и предупреждений (рис.12).
Напомню, что иерархические порты нужны ещё и для того, чтобы автоматически генерировать оболочку-шаблон test bench, в которую позднее можно вписать тестовые VHDL-наборы входных сигналов. Технология создания таких VHDL-тестов была рассмотрена на предыдущем уроке.
Рис.12. Схема мультиплексора 4→1 с иерархическими портами, в которой отсутствуют не только ошибки, но и предупреждения
Литература
В.Б. Стешенко. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. ОДЭКА, 2000.
А.В. Шалагинов. Цифровое моделирование в САПР DesignLab 8. Уроки для beginner’a: Учеб. Пособие. – Новосибирск: Изд-во НГТУ, 2000. – 87 с.
|
