Программа по формированию навыков безопасного поведения на дорогах и улицах «Добрая дорога детства» 2
Скачать 497.37 Kb.
|
Глава 1. Электронные компоненты 1.1. Полевые транзисторы 1.2. Биполярные транзисторы 1.3. Схемы включения биполярного транзистора Глава 2. Логические элементы 2.1. Логические элементы на биполярных транзисторах 2.2. Логические элементы на комплементарных МОП транзисторах (КМДП) 2.3. Триггеры Глава 3. Логические блоки 3.1. Узлы цифровых устройств 3.2. Регистры 3.3. Счетчики 3.4. Дешифраторы и шифраторы 3.5. Мультиплексоры 3.6. Сумматоры 3.7. Преобразователи кодов 3.8. Ячейки запоминающих устройств 3.9. Программируемые вентильные матрицы (FPGA) 3.10. Программируемые логические интегральные схемы типа CPLD Глава 4. Аналоговые схемы 4.1. Усилители постоянного тока 4.2. Дифференциальный усилитель 4.3. Операционные усилители 4.4. Аналого-цифровые преобразователи 4.5. Компаратор Глава 1. Электронные компоненты Полевые транзисторы Полевые транзисторы основаны на управлении током в выходной цепи с помощью электрического поля, создаваемого входным напряжением. Различают полевые транзисторы с управляющим р-п—переходом и полевые транзисторы с изолированным затвором. Последние получитли преимущественное распространение и называются МОП- (металл-окисел-полупроводник) или МДП-транзисторами (металл-диэлектрик-полупроводник). Современные интегральные микросхемы строятся на МОП-транзисторах. Каналом называется та часть структуры полевого транзистора, через которую протекает управляемый ток. Электрод, из которого в канал входят носители заряда, называют истоком; электрод, через который из канала уходят носители заряда, — стоком; электрод, служащий для регулирования поперечного сечения канала, — затвором. Полевой транзистор с управляющим р-п- переходом — это полевой транзистор, затвор которого отделен в электрическом отношении от канала закрытым р-п — переходом. Если затвор есть р-область, а канал n-область, то при подключении к затвору отрицательного, а к стоку положительного напряжения переход закрыт, а в канале возникает электрический ток, создаваемый движением электронов от истока к стоку, т.е. основными носителями заряда. Движение носителей заряда происходит не через переход, а вдоль электронно-дырочного перехода.
Рис. 1. Структура МОП-транзистора с индуцированным n-каналом Полевой транзистор с изолированным затвором — это полевой транзистор, затвор которого отделен в электрическом отношении от канала слоем диэлектрика. Полевой транзистор с изолированным затвором формируется в полупроводниковой P-подложке, в которой созданы n-области истока и стока. Между ними над подложкой размещается металлический затвор, отделяемый от подложки слоем диэлектрика SiO2 (рис. 1). Существуют МДП-транзисторы с индуцированным и со встроенным каналами. В МДП-транзисторах с индуцированным каналом последний появляется только при подаче на затвор положительного напряжения, превышающего некоторое пороговое напряжение Uпор.Образуется электрическое поле, отталкивающее дырки из прилегающей к затвору области подложки, что приводит к образованию n-канала (в случае n-подложки подается отрицательное напряжение и образуется р-канал). Так как появление и рост проводимости индуцированного канала связаны с обогащением его основными носителями заряда, то считают, что канал работает в режиме обогащения. В МДП—транзисторах со встроенным каналом проводящий канал создается при изгготовлении транзистора. Током стока можно управлять, изменяя значение и полярность напряжения между затвором и истоком. При некотором положительном напряжении затвор — исток транзистора с р — каналом или отрицательном напряжении транзистора с n -каналом ток в цепи стока прекращается. Это напряжение называют напряжением отсечки Uотс. МДП—транзистор со встроенным каналом может работать как в режиме обогащения, так и в режиме обеднения канала основными носителями заряда. Вольт–амперные характеристики МОП-транзистора с встроенным каналом представлены на рис. 2. Усилительные свойства полевого транзистора характеризуются крутизной S переходной вольт-амперной характеристики, определяемой как отношение изменения тока стока к изменению напряжения на затворе при коротком замыкании по переменному току на выходе транзистора в схеме с общим истоком.
Рис. 2. Вольт-амперные характеристики МОП-транзистора с встроенным n-каналом Напряжение на подложке относительно истока должно иметь такую полярность, чтобы р-п переход исток — подложка всегда был закрыт. При этом р-п переход канал—подложка может быть использован как затвор полевого транзистора с управляющим р-п переходом. В 2008 г. появились сообщения о новом неполупроводниковом транзистре. Это графеновый транзистор. Графен, являясь формой графита, состоит из одного слоя атомов углерода, выстроенных в виде гексагональной решетки, аналогичной мелкой проволочной сетке атомарного масштаба. Ключевое преимущество графена — в очень высокой скорости распространения электронов в этом материале, что является необходимым условием создания быстродействующих высокопроизводительных транзисторов. Исследователи обнаружили зависимость увеличения рабочей частоты транзистора от уменьшения его размеров. Пока рекордной для графенового транзистора является тактовая частота 26 ГГц, при этом длина затвора транзистора составляет 150 нм. Улучшение диэлектрических свойств затвора и уменьшение его длины до 50 нм позволят достичь терагерцовых рабочих частот. Биполярные транзисторы Биполярный транзистор — полупроводниковый прибор с расположенными на близком расстоянии друг от друга параллельными p-n—переходами. Структура интегрального биполярного n-p-n транзистора представлена на рис. 1, там же показано условное изображение транзистора на электрических схемах.
Рис. 1. Структура интегрального биполярного n-p-n транзистора Транзистор состоит из эмиттерной, базовой и коллекторной областей. Толщина базовой области транзистора должна быть заметно меньше диффузионной длины неосновных носителей заряда, тогда большая часть неосновных (для базы) носителей, инжектированных эмиттером, не успеет рекомбинировать при диффузионном перемещении к коллектору. В p-n переходе имеется область пространственного заряда, причем электрические поля в эмиттерном и коллекторном переходах направлены так, что для p-n-p транзистора базовая область создает энергетический барьер для дырок, стремящихся перейти из эмиттера в базу, для n-p-n транзистора базовая область создает аналогичный барьер для электронов эмиттерной области. При отсутствии внешнего смещения на переходах потоки носителей заряда через переходы скомпенсированы и токи через электроды транзистора отсутствуют. В активной области работы транзистора эмиттерный переход смещен в прямом направлении, коллекторный в обратном. В этой области транзистор работает в режиме усиления входного сигнала. Приложенное к эмиттерному переходу смещение уменьшает потенциальный барьер и из эмиттера в базу инжектируются дырки (в p-n-p транзисторе) или электроны (в n-p-n транзисторе). Инжектированные носители проходят через слой базы и достигают коллектора. Между базой и коллектором для неосновных носителей барьера нет, поэтому дошедшие до коллектора носители заряда выбрасываются в коллекторную область и создают коллекторный ток. Поскольку большинство неосновных носителей не успевает рекомбинировать, основная часть инжектированных эмиттером носителей достигает коллектора. В то же время мощность, затраченная во входной эмиттерной цепи на создание тока, меньше мощности, которая выделяется в выходной коллекторной цепи, что обусловливает усиление мощности. Поскольку коллектор смещен в обратном направлении высота энергетического барьера для основных носителей в базе и коллекторе велика и их инжекция через коллекторный переход отсутствует. Через коллекторный переход могут проходить только потоки неосновных носителей заряда, перемещению которых не препятствует поле области пространственного заряда. Усиление транзистора оценивают коэффициентом α, связывающим ток эмиттера Iэ и ток коллектора Iк: Iк = α Iэ Коэффициент α называют коэффициентом усиления тока в схеме с общей базой. Численное значение коэффициента α близко к единице (0.9 — 0.999). Чаще пользуются коэффициентом усиления тока в схеме с общим эмиттером B = α / (1  α)Кроме активной области работы возможны:
При моделировании электронных схем на биполярных транзисторах преимущественно используются модель Эберса-Молла и модель Гуммеля-Пуна. Схемы включения биполярного транзистора Различают схемы включения биполярного транзистора с общей базой (ОБ), общим эмиттером (ОЭ) и общим коллектором (ОК). На рис. 1 показаны схемы включения транзистора (E - напряжение питания, Rн - сопротивление нагрузки).
Рис. 1. Схемы включения транзистора
Глава 2. Логические элементы
Логические элементы на биполярных транзисторах На рис. 1 представлена конструкция интегрального n-p-n транзистора.
Рис. 1. Интегральный транзистор Принципиальная схема типового элемента 2И-НЕ диодно-транзисторной логики (ДТЛ) приведена на рис. 2. Если хотя бы на одном из входов (число которых может быть более двух) появляется уровень 0 (низкое напряжение), то соответствующий входной диод открывается и сигнал низкого напряжения практически закрывает транзистор Т1. При этом Т3 будет закрыт, а Т2 открыт и на выходе установится уровень 1 (высокий уровень). Для получения на выходе уровня 0 нужно, чтобы все входные диоды были закрыты, т.е. на входах должны быть уровни 1.
Рис. 2. Принципиальная схема ДТЛ Принципиальная схема типового элемента 2И-НЕ транзисторно-транзисторной логики (ТТЛ) приведена на рис. 3. В отличие от схемы ДТЛ роль входных диодов выполняют эмиттерные переходы многоэмиттерного транзистора Т1.
Рис. 3. Принципиальная схема ТТЛ Принципиальная схема типового элемента 2ИЛИ-НЕ эмиттерно-связанной логики (ЭСЛ) приведена на рис. 4. При подаче хотя бы на один из входов (число которых может быть более двух) уровня 1 (высокий уровень напряжения) соответствующий трназистор открывается, а Т3 закрывается. Эмиттерный повторитель на транзисторе Т6 повторяет на выходе 1 установившийся низкий уровень напряжения с коллектора открывшегося входного транзистора. На выходе 2 появляется инвертированный выходной сигнал.
Рис. 4. Принципиальная схема ЭСЛ
Логические элементы на комплементарных МОП транзисторах (КМДП) Схемы на комплементарных транзисторах строятся на основе МОП транзисторов с n- и p-каналами. В состоянии логической единицы верхний транзистор открыт, а нижний закрыт, на выходе — высокий потенциал. В состоянии логического нуля наоборот — открыт нижний транзистор, а закрыт верхний, на выходе потенциал, близкий к нулю В статическом состоянии ток в ключе отсутствует. Потребление тока происходит только во время переходных процессов. Этим током производится перезаряд паразитной ёмкости нагрузки. Простейший логический элемент — это инвертор (рис. 1).
Рис. 1. Принципиальная схема инвертора На рис. 2 показана конструкция (профиль) инвертора на КМДП-транзисторах.
Рис. 2. Конструкция инвертора на КМДП-транзисторах Схема логического элемента 2И-НЕ на КМДП транзисторах приведена на рис. 3.
Рис. 3. Принципиальная схема элемента 2И-НЕ В схеме рис. 3 на выходе будет низкий потенциал, если на оба входа поданы сигналы единицы (высокий уровень), так как оба p-МДП транзистора будут закрыты. Логический элемент 2ИЛИ-НЕ (рис. 4), выполненный на КМДП транзисторах, представляет собой параллельное соединение ключей. Если же хотя бы на одном из входов будет присутствовать уровень логической единицы, то верхнее плечо будет закрыто и на выходе установится низкий потенциал.
Рис. 4. Принципиальная схема элемента 2ИЛИ-НЕ Список литературы 1. http://www.neic.nsk.su/~mavr/digital/CMOS.htm
Триггеры Триггер – запоминающее устройство для хранения одного бита информации.
Рис. 1. Обозначение RS-триггера RS-триггер имеет входы S и R. Вход S (Set) -установка единицы, т.е. при S=1 триггер переходит (или подтверждает) единичное состояние Q=1. Вход R (Reset) — очистка, т.е. при R=1 и S=0 триггер переходит (или подтверждает) нулевое состояние Q=0. Входная комбинация R=1 и S=1 в RS-триггере запрещена (приводит к неопределенному состоянию триггера), а в E-, R- и S-триггерах разрешена (в E-триггере не вызывает изменения состояния, в R-триггере приводит к состоянию 0, в S-триггере — к состоянию 1). JK-триггер отличается от RS-триггера тем, что при комбинации S=1 и R=1, триггер инвертирует свое состояние. В синхронном RS-триггере имеется тактовый (или синхро-) сигнал С. Переходы в новое состояние возможны только при C=1. В асинхронном триггере тактовый сигнал отсутствует. Т-триггер имеет счетный вход T, приход на который сигнала Т=1 меняет состояние триггера на противоположное.
Рис. 2. Обозначение Т-триггера Схема синхронного RS-триггера на элементах И-НЕ показана на рис. 4, а на элементах ИЛИ-НЕ — на рис. 4.
Рис. 3. RS-триггер на элементах И-НЕ
Рис. 4. RS-триггер на элементах ИЛИ-НЕ D-триггер (триггер задержки) хранит состояние, задаваемое входным сигналом и после его снятия. Схема D-триггера приведена на рисунке 5 вместе с его условным обозначением.
Рис. 5. D-триггер При С=0 состояние триггера изменяться не будет какой бы ни был сигнал на входе D, т.к. на выходах элементов DD2.1, DD2.2 будут сигналы логических нулей. При С=1 и D=1 на выходе элемента DD2.1 появится сигнал логического нуля, а на прямом выходе D-триггера – сигнал логической единицы. При С=1 и D=0 сигнал логического нуля появится на выходе элемента DD2.2, на инверсном выходе D-триггера установится логическая единица, а на прямом выходе –логический нуль. Таким образом, D-триггер воспринимает информацию с входа D и передает ее на выход Q при C=1, и затем хранит ее сколько угодно долго (пока подключен источник питания) при С=0. Т.е. мы имеем ячейку памяти для хранения 1 бита информации. DV-триггер – это синхронный D-триггер, который при V =1 работает как D-триггер, а при V=0 просто сохраняет прежнее значение (хранит информацию). Двухтактные триггеры (рис. 6) используются в сдвиговых регистрах. Двухтактовые триггеры, обладающие свойством внутренней задержки и обычно строятся по схеме M-S (M-Master основная ступень и S-Slave - вспомогательная ступень): по переднему фронту синхросигнала С входной код запоминается в первую ступень M, по заднему фронту переписывается во вторую ступень S.
Рис. 6. Двухтактный JK-триггер |
Добавить документ в свой блог или на сайт
