Центральный процессор
Мною была выбрана разрядность ЭВМ равная 32 бита. Причинами выбора послужило то, что 32 разрядные системы обеспечивают большее быстродействие, нежели 16 разрядные, а так же задание упрощается тем, что в курсе дисциплины « Схемотехника » мы разработали ядро микро ЭВМ с разрядностью 32 бита.
В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов ЭВМ.
ЦП является основным блоком ЭВМ и состоит из:
- ОБ, в нём происходит обработка данных.
- МУУ, определяет порядок обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ.
- Также к составляющим частям процессора можно отнести адресный сопроцессор и адресный кэш.
Центральное обрабатывающее устройство (далее процессор) предназначено для обработки данных, выполнения вычислений с различными типами данных (целые числа, числа с плавающей точкой, адреса), формирования физического адреса и.т.д. Это все требует значительного времени. Поэтому при разработке необходимо ориентироваться прежде всего на увеличение быстродействия проектируемой ЭВМ. На данном этапе проектирования это возможно путем введения конвейерной обработки исполняемых команд.
Характерной особенностью архитектуры проектируемой ЭВМ является наличие конвейерной обработки, как на уровне команд, так и на уровне микрокоманд. Это достигается тем, что после микропрограммной памяти находится конвейерный регистр микрокоманд. Таким образом, в цикле исполнения i-той микрокоманды можно смело читать из микропрограммной памяти (i+1)-ую, которая будет сохранена в регистре микрокоманд и исполнена в (i+1)-цикле.
Получаем один конвейер: “ПНА Секвенсор МПП Регистр микрокоманд”, реализованный в микропрограммном устройстве управления; и второй: “АЛУ Выходной регистр адреса (данных)”, реализованный в операционном блоке.
Упрощенная структурная схема ЦП изображена на рис.3.
Общая структурная схема ЦП изображена на рис. 7.
Рис.3 Упрощенная структурная схема ЦП
Операционный блок
ОБ предназначен для выполнения логических, арифметических и сдвиговых операций над поступающими на его вход данными. Также в его задачи входит формирование адреса следующей микрокоманды и формирование признаков результата операции.
ОБ также может влиять на формирование следующего адреса в МУУ посредством передачи в него признака ветвления.
Операционный блок включает в себя:
арифметико-логическое устройство (Am29332, 32-разрядный)
регистровый файл (Am29334, 2х16-разрядный)
буферные регистры (регистр входных данных, регистр выходных данных и адресный регистр);
Структурная схема операционного блока изображена на рис. 4
Рис. 4 Структурная схема операционного блока
С началом нового цикла в регистр входных данных помещаются данные с шины AB/DB и поступают на входную шину регистрового файла. Запись и чтение в регистровый файл производится по адресу, который берется, либо из соответствующего поля регистра команд, либо из Reg МК (выбирается с помощью MUX). Выходная шина регистрового файла управляется из МК, чтобы можно было ее использовать для передачи константы из Reg МК. Далее данные прочитанные из регистрового файла или константа из МК поступают на входы либо АЛУ, либо сопроцессора (рис. 7).
Вывод данных из процессорных элементов производиться на локальную шину, из которой данные поступают на вход регистрового файла и регистра данных. Адреса могут формироваться только в ПЭ, поэтому адресный КЭШ подключен напрямую к выходу ПЭ (рис. 7).
Флаги, генерируемые процессорными элементами, поступают на вход тестирования внешних условий секвенсера микрокоманд (рис. 7).
На процессорные элементы данные поступают из соответствующих трактов регистрового файла. Управление процессорными элементами производится микропрограммой. Из микрокоманды поступают соответствующие биты на входы управления ПЭ. Также микрокомандой, в зависимости от типа операции, производиться приостановка одного из процессорных элементов, запрещение/разрешение вывода данных регистрам адреса и данных, запрещение/разрешение записи данных по тракту в регистровый файл. Микропрограмма управляет работой адресного КЭШа, разрешает/запрещает запись в таблицу сегментов или страниц. Также разрешает/запрещает преобразование виртуальных адресов в физические. Данная опция необходима, в случае, когда происходит обращение к периферийному устройству по полученному вектору прерывания. Потому что, после сложения вектора значения прерываний с содержимым базового регистра, получается физический адрес устройства.
Арифметико-логическое устройство
C помощью АЛУ, выполняются арифметические и логические операции над поступающими на его вход данными. Выбор конкретной операции из всех возможных для данного ОБ определяется кодом операции команды.
АЛУ представляет собой горизонтальную процессорную секцию, выполняющую следующие функции:
выполнение арифметических операций;
выполнение различных сдвиговых и логических операций;
генерация адреса оперативной памяти;
Аm29332 состоит из приоритетного шифратора и группового 64-разрядного сдвигателя, который позволяет за 1 такт выполнять все виды сдвигов на любое число разрядов, вследствие чего не нужно реализовывать логику сдвигов отдельно. Эти устройства позволяют выполнять арифметические операции над числами с плавающей точкой.
АЛУ выполняет также операции двоично-десятичной арифметики. В структуру Am29332 включен блок Q-регистра. Это позволяет поддерживать выполнение: операции умножения 32-разрядных чисел и деления.
Наличие поддержки операций умножения и деления позволяет сэкономить на арифметическом сопроцессоре.
Регистровый файл
Регистровый файл представляет собой регистровое запоминающее устройство с двусторонним доступом. Имеется два порта записи и два порта считывания для данных и четыре адресных порта. Пара адресных портов (один для записи и один для чтения) связана с соответствующей парой портов записи и чтения данных.
Буферные регистры
Для взаимодействия с шиной АВ/DB используются буферные регистры.
Буферные регистры имеют динамический вход тактирования, вход разрешения тактирования (загрузки) и тристабильный выход. По фронту 0,1 происходит захват данных (при активном сигнале разрешения загрузки) и удержание их в течение цикла. Если разрешена загрузка или вывод содержимого регистра адреса, то загрузка или вывод содержимого регистра данных запрещена, и, наоборот.
Адресный сопроцессор
Адресный сопроцессор служит для вычисления адреса. Его использование позволяет сократить количество тактов, необходимых для выполнения команды. В отличие от основного процессора, адресный работает только с целочисленными данными (адресами).
Адресный сопроцессор работает параллельно основному, т.е. основной процессор выбирает и выполняет свои команды, адресный – свои (реально работа происходит несколько по-другому: команда, поступившая в регистр команд обрабатывается сразу обоими процессорами, но по-разному, например, при выполнении команд пересылки регистр-регистр основной процессор занимается непосредственно пересылкой, а для адресного эта команда означает вычислить следующий адрес). Такая работа возможна, если адресный процессор содержит свое МУУ и ОБ.
В принципе, МУУ основного процессора может содержать и команды для адресного сопроцессора, тогда структура основного процессора будет несколько другой: общее МУУ, ОБ основного процессора, ОБ адресного сопроцессора. Однако в этом случае объем МПП должен быть больше.
Работой адресного сопроцессора управляет МУУ основного процессора. Это необходимо, например, в случаях команд условного перехода, когда адресный сопроцессор вынужден ждать появления истинных флагов.
Основные режимы работы адресного сопроцессора это вычисление адреса следующей команды и генерация адресов при пакетном чтении (записи), например, при обновлении КЭШа. Если нужно вычислить адрес следующей команды, то сопроцессор прибавляет к содержимому счетчика команд длину текущей команды, если имеет место быть безусловный переход, то адрес перехода заносится в счетчик команд, если нужно вычислить адрес операнда, то работает микропрограмма вычисления в зависимости от способа адресации и т.д.
Код операции с регистра команд основного процессора попадает на преобразователь начального адреса. Адрес микропрограммы поступает на секвенсер микрокоманд и далее на микропрограммную память. Микрокоманда содержит инструкцию для микропроцессорной секции, инструкцию для секвенсера микрокоманд, адрес перехода, код условия. МПС занимается вычислением адреса.
Мультиплексор кода условия выбирает источник основной/сопроцессор условия и управляется из микрокоманды.
Пример работы адресного сопроцессора и процессора.
Команда S2=R1*S1
S1, S2-относительные адреса операндов;
П роцессор Сопроцессор
А дрес S1
R1*S1 Адрес S2
 S2 Адрес следующей команды
Рис. 5 Пример работы адресного сопроцессора и процессора
|
