Микропрограммное устройство управления
Микропрограммное устройство управления – устройство, с помощью которого можно отыскать в микропрограммной памяти следующую команду программы и связанные с этой командой данные. МУУ объединяет в себе Reg К и средства формирования Мк: ПНА, секвенсор (в нашем случае это Am29331), МПП, а так же конвейерный регистр микрокоманд (Reg МК)
Код операции из регистра команд поступает на вход преобразователя начального адреса. Преобразованный адрес с ПНА поступает на секвенсор. Секвенсор выбирает источник адреса и выдает его на вход МПП. На выходах последней появляется микрокоманда. Далее микрокоманда фиксируется в регистре микрокоманд. Микрокоманда хранится там, в течение времени ее выполнения. В момент, когда микрокоманда начинает выполняться, секвенсор формирует адрес следующей микрокоманды.
Принцип микропрограммного управления, заключается в хранении управляющих слов, выполняющих элементарные действия в течении цикла, и выборки их с помощью секвенсора.
Таким образом, МУУ хранит в микропрограммной памяти и выбирает управляющие слова (т.е. МК) из МПП, передаёт их в качестве управляющих слов ОБ и другим устройствам (например, блоку синхронизации). Принимая управляющие слова, устройствами выполняются соответствующие инструкции.
Работа с ОП осуществляется через ОБ. ОБ вычисляет адрес ячейки для чтения/записи и принимает/передаёт данные из/в ОП. ОБ может принимать/передавать данные не только из/в ОП, но и с/в внешних устройств.
Предполагается, что используется секвенсор микрокоманд Am29331, генерирующий 16-ти разрядный адрес МПП [2]. Таким образом, он позволяет адресовать МПП в 64К слов, где слово – разрядность МК. Разрядность Reg MK также определяется разрядностью МК.
Регистр команд, также как и регистры адреса и входных и выходных данных, является интерфейсным. Через него с AB/DB подается очередная команда.
Преобразователь начального адреса предназначен для дешифрации кода операции в адрес микропрограммной памяти, по которому находится первая микрокоманда. ПНА может быть выполнен как комбинационное устройство, так и в виде ПЗУ, в котором зашиты начальные адреса последовательностей микрокоманд.
Микропрограммная память представляет собой ПЗУ и предназначена для хранения последовательностей микрокоманд.
Регистр микрокоманд является конвейерным регистром, выдающим по фронту синхроимпульса очередную микрокоманду для выполнения.
Секвенсор – основное устройство МУУ. Оно адресует микропрограммную память
ПВА – преобразователь вектора адреса (блок управления прерываниями). При обработке внешних прерывания на уровне микрокоманд, данное устройство получает на свой вход вектор прерывания, который нужно передать в МПП для выбора там микропрограммы прерывания (её адрес содержится в векторе). Поэтому нужно, сначала перевести выходы секвенсора в третье состояние – этим также занимается ПВА.
Рассмотрим составные части МУУ:
Регистр команд (Reg K) - является буферным регистром (интерфейсным элементом). Он обеспечивает взаимодействие микропрограммного устройства управления с шиной AB/DB.
Преобразователь начального адреса - дешифрирует поступающий из регистра команд код операции в адрес соответствующей микрокоманды для секвенсера и представляет собой программируемое ПЗУ (PROM).
Секвенсер микрокоманд - секция управления адресом программной памяти, предназначена для применения в составе устройств управления адресом программной памяти центральных процессоров ЭВМ и других быстродействующих вычислительных устройств. Микросхема выполняет микрокоманды выбора адреса и содержит наращиваемый сумматор для вычисления адресов, внутренний стек для вложения подпрограмм и отдельную схему приращения для счетчика команд.
Функции, возлагаемые на секвенсор:
Адресация полного объема микропрограммной памяти.
Реализация типовых управляющих конструкций.
Микрокоманды выбора адреса, выполняемые секвенсером можно разделить на 5 групп: безусловные выборки, условные переходы (и к подпрограмме), условные возвраты из подпрограммы и смешанные микрокоманды.
Микропрограммная память представляет собой параллельно включенные микросхем памяти EPROM.
Регистр микрокоманд (Reg Mк) служит для хранения выбранной из МПП микрокоманды в течение такта ее выполнения.
Структурная схема МУУ представлена рис. 6
Рис. 6 Структурная схема МУУ
Поясним функционирование МУУ:
С шины AB/DB в Reg K поступает очередная команда. Адреса операндов передаются в ОБ, а поле кода операции поступает на адресный вход ПНА. ПНА преобразует поступивший КОП в адрес, по которому хранится микропрограмма обработки команды в МПП. Полученный адрес передается на шину адреса ветвления. Также для поддержки прерываний на уровне команд МУУ содержит ПВА, предназначенный для преобразования поступившего с контроллера прерываний вектора в адрес обработчика прерывания, который также передается на ШАВ. Источником адреса следующей микрокоманды на ШАВ может быть и Reg MK. Секвенсор предназначен для адресации МПП, генерации адреса микрокоманды и управления выводами ПНА, ПВА и Reg MK. Секвенсор генерирует адрес следующей микрокоманды, исходя из состояния своих управляющих входов и адреса, полученного с ШАВ. Сгенерированный адрес из Секвенсора поступает на адресные входы МПП, которая хранит микрокоманды (управляющие слова). Выбранная из МПП по поступившему адресу МК записывается в Rr MK, откуда будет извлечена в следующем такте. Микрокоманда из Rr MK содержит поля управления следующим адресом Секвенсора и поле инструкций. Сигналы поля УСА поступают на Секвенсор и ШАВ (адрес перехода), а сигналы поля инструкций поступают в ОБ и на шину управления CB для осуществления управления всей системой.
Устройства МУУ (Reg К, Секвенсор и Reg МК) тактируются системным синхросигналом CLK из блока синхронизации.
При включении и восстановлении (после сбоя) питания на Секвенсор и Reg MK подается сигнал синхронного сброса (RST). По этому сигналу МПП устанавливается в нулевой адрес, по которому хранится микрокоманда инициализации системы. Однако, МПП имеет некоторую задержку, поэтому необходим сигнал RST непосредственно на Rr MK, для исключения конфликтных ситуаций устройств, работающих на одну шину (иначе возможен выход из строя этих устройств).
 Рис. 7 Общая структурная схема процессора
|
