Отчет о научно-исследовательской работе в рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России»
Скачать 1.16 Mb.
|
1.3 Цифровая фильтрация в задачах мониторинга ШЧД В настоящее время в системах мониторинга ШЧД цифровая фильтрация по объёму вычислений в среднем занимает не менее 50%. После выполнения цифровой фильтрации, как правило, получается интересующий сигнал, т.е. сигнал, несущий нужную информацию, в виде, удобном для последующей обработки. Соответственно, к параметрам цифровых фильтров в современных системах мониторинга ШЧД начинают предъявляться повышенные требования. Частоты, на которых работают фильтры, нередко достигают нескольких сотен мегагерц и более. Растут порядки фильтров, часто достигая четырёхзначных цифр, постепенно возрастает и разрядность обрабатываемых данных. Это всё ведёт к увеличению объёма вычислений, а значит, и к резкому росту аппаратных затрат. Ещё более остро проблема увеличения объёма вычислений встаёт при многоканальной обработке, когда необходимо одновременно обрабатывать сигнал сотнями фильтров. Для уменьшения наложения соседних каналов и получения максимально прямоугольной частотной характеристики каждого канала становится необходимым существенно увеличивать размеры фильтров, что приводит к многократному росту аппаратных затрат. Таким образом, в настоящее время основная задача синтеза цифровых фильтров в системах мониторинга ШЧД формулируется как необходимость разработки ансамбля цифровых фильтров, перекрывающих широкую полосу, с минимальными аппаратными и временными затратами. Немаловажную роль играет аппаратная база для реализации цифровых фильтров. Появление современных средств технической реализации таких, как ПЛИС и ЦПОС, которые уже при разработке адаптированы для реализации цифровых фильтров, позволило получать фильтры с расширенным частотным диапазоном и улучшенными качественными параметрами. Однако, поскольку стоимость указанных аппаратных средств высока, а требования к системам мониторинга ужесточаются, задача минимизации аппаратных и временных затрат при реализации цифровой фильтрации встаёт всё более остро. 1.4 Реализация цифровых фильтров. Программно-аппаратная база 1.4.1 Реализация фильтров на процессорах ЦОС Процессоры цифровой обработки сигналов и реальный масштаб времени Процессоры цифровой обработки сигналов находят широкое применение в самых различных областях, так, как они способны обеспечивать работу в реальном масштабе времени как существующих, так и принципиально новых устройств. Процессор цифровой обработки сигналов (сигнальный процессор, Digital Signal Processor) – это микропроцессор, особенностью работы которого является поточный характер обработки больших объемов данных в реальном масштабе времени и, как правило, с интенсивным обменом данных с внешними устройствами [38]. ЦПОС реализуется на основе так называемой базовой архитектуры (DSP Basic Architecture). Базовая архитектура ЦПОС Отличительной чертой задач цифровой обработки сигналов является поточный характер обработки больших объемов данных в реальном масштабе времени, требующий от технических средств высокой производительности и возможности интенсивного обмена с внешними устройствами. Это достигается в настоящее время благодаря специфической архитектуре ЦПОС, называемой базовой архитектурой ЦПОС [38]. Базовая архитектура ЦПОС – это совокупность характерных особенностей процессора, направленная на повышение его производительности и отличающая ЦПОС от микросхем других типов. Она обусловлена: – применением модифицированной гарвардской архитектуры; – широким использованием конвейерного режима работы; – наличием специализированного устройства умножения; – наличием специальных команд для цифровой обработки сигналов; – реализацией короткого командного цикла. Гарвардская архитектура применяется для повышения производительности (быстродействия) и гибкости работы ЦПОС. Гарвардская архитектура в классическом варианте подразумевает размещение программы и данных в раздельных ЗУ и их передачу по раздельным шинам. Это позволяет полностью совмещать во времени выборку и исполнение команд. Модифицированная гарвардская архитектура допускает обмен содержимым между памятью программ и памятью данных, что расширяет возможности устройства. Конвейер также применяется в целях повышения производительности ЦПОС. Так, в четырехкаскадном конвейере (например, в ЦПОС TMS320C2xx) ЦПОС может обрабатывать одновременно четыре команды, причем все команды находятся на разных стадиях выполнения. Для ЦПОС характерным является наличие аппаратного умножителя, позволяющего выполнять умножение двух чисел за один командный такт. В универсальных же процессорах умножение обычно реализуется за несколько тактов, как последовательность операций сдвига и сложения. Другой особенностью ЦПОС является включение в систему специальных команд как, например, умножение с накоплением (MAC): С = А • В + С, с указанным в команде числом выполнений в цикле и с правилом изменения индексов используемых элементов массивов А и В; инверсия битов адреса, разнообразные битовые операции. В ЦПОС реализуется аппаратная поддержка программных циклов и кольцевых буферов, когда один или несколько операндов извлекаются из памяти в цикле исполнения команды. В ЦПОС широко используются методы сокращения длительности командного цикла, характерные, в том числе, для универсальных RISC- процессоров. ЦПОС с фиксированной и плавающей точкой (арифметикой) ЦПОС различных компаний-производителей образуют два класса, существенно различающихся по цене: более дешевые ЦПОС обработки данных в формате с фиксированной точкой и более дорогие ЦПОС, аппаратно поддерживающие операции над данными в формате с плавающей точкой. Использование данных в формате с плавающей точкой обусловлено несколькими причинами. Для многих задач, связанных с выполнением интегральных и дифференциальных преобразований, особую значимость имеет точность вычислений, обеспечить которую позволяет экспоненциальный формат представления данных. Алгоритмы компрессии, декомпрессии, адаптивной фильтрации в цифровой обработке сигналов связаны с определением логарифмических зависимостей и весьма чувствительны к точности представления данных в широком динамическом диапазоне. Работа с данными в формате с плавающей точкой существенно упрощает и ускоряет обработку, повышает надежность программы, поскольку не требует выполнения операций округления и нормализации данных, отслеживания ситуаций потери значимости и переполнения. Платой за дополнительные «комфорт и скорость» является высокая сложность функциональных устройств, выполняющих обработку данных в формате с плавающей точкой, необходимость использования более сложных технологий производства микросхем, больший процент отбраковки изделий и, как следствие, дороговизна ЦПОС. В числе наиболее распространенных ЦПОС можно назвать изделия следующих компаний — Motorola (56002, 96002), Intel (i960), Texas Instruments Inc. (TMS320) и Analog Devices (21xx, 210xx) [46]. 1.4.2 Реализация фильтров на ПЛИС Преимущества и особенности ПЛИС Программируемые логические интегральные схемы делятся на два основных класса: ПЛИС на основе программируемой матричной логики (ПМЛ) и программируемых вентильных матриц (ПВМ). Для цифровой обработки сигналов используются ПВМ, которые обеспечивают более высокую скорость обработки по сравнению с сигнальными процессорами. Сигнальные процессоры незаменимы при реализации сложных алгоритмов вычислений, выполнение которых на ПЛИС невыгодно или невозможно. В настоящее время наблюдается переход к использованию именно ПЛИС, что обусловлено следующими их преимуществами [39]:
Кроме того, стоимость ПЛИС ниже, чем стоимость сигнальных процессоров, а условия эксплуатации их одинаковы, поэтому производители аппаратуры ЦОС стараются, когда это возможно, использовать именно ПЛИС. Функциональность ПЛИС зависит от количества размещённых на ней устройств обработки. Каждое устройство, размещаемое на ПЛИС, использует определённое количество её ресурсов. Одними из наиболее критичных элементов в ПЛИС являются умножители. В состав каждой ПЛИС входит фиксированное количество умножителей, которые могут быть использованы для построения определённого количества систем. Поэтому предлагается для оптимального использования ресурсов ПЛИС минимизировать число ненулевых коэффициентов фильтра, что позволит уменьшить количество используемых умножителей, а значит освободить место для других устройств. Программируемые логические интегральные схемы В течение последних нескольких лет стало ясно, что ПЛИС – удобная в освоении и применении элементная база, альтернативы которой зачастую не найти. Последние годы характеризуются резким ростом плотности упаковки элементов на кристалле, многие ведущие производители либо начали серийное производство, либо анонсировали ПЛИС с эквивалентной емкостью более 1 миллиона логических вентилей. Цены на ПЛИС неуклонно падают. Приведем известную классификацию ПЛИС [40] по структурному признаку, т.к. она дает наиболее полное представление о классе задач, пригодных для решения на той или иной ПЛИС. Следует заметить, что общепринятой оценкой логической емкости ПЛИС является число эквивалентных вентилей, определяемое как среднее число вентилей 2И-НЕ, необходимых для реализации эквивалентного проекта на ПЛИС и базовом матричном кристалле (БМК). Понятно, что эта оценка весьма условна, поскольку ПЛИС не содержат вентилей 2И-НЕ в чистом виде, однако для проведения сравнительного анализа различных архитектур она вполне пригодна. Основным критерием такой классификации является наличие, вид и способы коммутации элементов логических матриц. Программируемые логические матрицы – наиболее традиционный тип ПЛИС, имеющий программируемые матрицы «И» и «ИЛИ». В зарубежной литературе соответствующими этому классу аббревиатурами являются FPLA (Field Programmable Logic Array) и FPLS (Field Programmable Logic Sequensers). Примерами таких ПЛИС могут служить отечественные схемы К556РТ1, РТ2, РТ21. Недостаток такой архитектуры – слабое использование ресурсов программируемой матрицы «ИЛИ», поэтому дальнейшее развитие получили микросхемы, построенные по архитектуре программируемой матричной логики (зарубежная аббревиатура – PAL от Programmable Array Logic) – это ПЛИС, имеющие программируемую матрицу «И» и фиксированную матрицу «ИЛИ». К этому классу относятся большинство современных ПЛИС небольшой степени интеграции. В качестве примеров можно привести отечественные ИС КМ1556ХП4, ХП6, ХП8, ХЛ8, ранние разработки (середина – конец 80-х годов) ПЛИС фирм «Intel», «Altera», «AMD», «Lattice» и др. Следующий традиционный тип ПЛИС – программируемая макрологика. Они содержат единственную программируемую матрицу «И-НЕ» или «ИЛИ-НЕ», но за счет многочисленных инверсных обратных связей способны формировать сложные логические функции. К этому классу относятся, например, ПЛИС PLHS501 и PLHS502 фирмы «Signetics», имеющие матрицу «И-НЕ», а также схема XL78C800 фирмы «Exel», основанная на матрице «ИЛИ-НЕ». Вышеперечисленные архитектуры ПЛИС, содержащие небольшое число ячеек, к настоящему времени морально устарели и применяются для реализации относительно простых устройств, для которых не существует готовых ИС средней степени интеграции. Естественно, для реализации алгоритмов ЦОС они не пригодны. ИС ПМЛ (PLD) имеют архитектуру, весьма удобную для реализации цифровых автоматов. Развитие этой архитектуры – программируемые коммутируемые матричные блоки (ПКМБ) – это ПЛИС, содержащие несколько матричных логических блоков (МЛБ), объединенных коммутационной матрицей. Каждый МЛБ представляет собой структуру типа ПМЛ, т. е. программируемую матрицу «И», фиксированную матрицу «ИЛИ» и макроячейки. ПЛИС типа ПКМБ, как правило, имеют высокую степень интеграции (до 10000 эквивалентных вентилей, до 256 макроячеек). К этому классу относятся ПЛИС семейства МАХ и МАХ2 фирмы «Altera», схемы ХС7000 и ХС9500 фирмы «Xilinx», а также большое число микросхем других производителей («Atmel», «Vantis», «Lucent» и др.). В зарубежной литературе они получили название Complex Programmable Logic Devices (CPLD). Другой тип архитектуры ПЛИС – программируемые вентильные матрицы (ПВМ), состоящие из логических блоков (ЛБ) и коммутирующих путей – программируемых матриц соединений. Логические блоки таких ПЛИС состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (ТП – Look-Up Table, LUT), программируемый мультиплексор, D-триггер, а также цепи управления. Таких простых элементов может быть достаточно большое количество, у современных ПЛИС емкостью более миллиона вентилей число логических элементов достигает нескольких десятков тысяч. За счет такого большого числа логических элементов они содержат значительное число триггеров, а также некоторые семейства ПЛИС имеют встроенные реконфигурируемые модули памяти (РМП – Embedded Array Block, EAB), специализированные блоки, состоящие из аппаратных умножителей и сумматоров (DSP – Digital Signal Processing), что делает ПЛИС данной архитектуры весьма удобным средством реализации алгоритмов цифровой обработки сигналов, основными операциями в которых являются умножение, суммирование и задержка сигнала. В зарубежной литературе такие ПЛИС получили название Field Programmable Gate Array (FPGA). К FPGA (ПВМ) классу относятся ПЛИС ХС2000, ХСЗООО, ХС4000, Spartan, Virtex фирмы «Xilinx», ACT1, АСТ2 фирмы «Actel», а также семейства Cyclone, Stratix, Arria фирмы «Altera», некоторые ПЛИС «Atmel» и «Vantis». Множество конфигурируемых логических блоков Configurable Logic Blocks, CLBs) объединяются с помощью матрицы соединений. Характерными для FPGA архитектур являются элементы ввода-вывода (Input/Output Blocks, IOBs), позволяющие реализовать двунаправленный ввод/вывод, третье состояние и т. п. Особенностью современных ПЛИС является возможность тестирования узлов с помощью порта JTAG (B-scan), а также наличие внутреннего генератора (Osc) и схем управления последовательной конфигурацией. Логические элементы (ЛЭ) объединяются в группы – логические блоки (ЛБ). Внутри логических блоков ЛЭ соединяются посредством локальной программируемой матрицы соединений, позволяющей соединять любые ЛЭ. Логические блоки связаны между собой и с элементами ввода-вывода посредством глобальной программируемой матрицы соединений (ГПМС). Локальная и глобальная матрицы соединений имеют непрерывную структуру – для каждого соединения выделяется непрерывный канал. Дальнейшее развитие архитектур идет по пути создания комбинированных архитектур, сочетающих удобство реализации алгоритмов ЦОС на базе таблиц перекодировок и реконфигурируемых модулей памяти, характерных для FPGA структур и многоуровневых ПЛИС с удобством реализации цифровых автоматов на CPLD архитектурах. В настоящее время с целью повышения производительности аппаратных средств наблюдается тенденция к объединению функций ПЛИС и ЦПОС в одном кристалле. Такие системы активно развиваются и уже получили широкое распространение в виде систем на кристалле (SOC). Суть такой системы в том, что к уже существующему высокопроизводительному ядру ПЛИС добавляется высокопроизводительное процессорное ядро, которое работает параллельно с ПЛИС внутри одного кристалла (одной микросхемы). Такая архитектура позволяет снять с ПЛИС часть ресурсоёмких задач, связанных с интеллектуальной обработкой больших массивов данных, что ещё больше повышает производительность системы. Например, последние микросхемы ПЛИС фирмы Altera семейств Arria V и Cyclone V содержат в своём составе процессорное ядро Cortex A9 с тактовой частотой 800 Мгц, со встроенным сопроцессором, поддерживающим вычисления с плавающей точкой, и мультимедийным блоком, предназначенным для обработки аудио/видео информации. |
Похожие:
 | Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы | | Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы |
| Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы | | Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы |
| Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы |  | Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы |
| Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы | | Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы |
| Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы | | Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы |
| Отчет о научно-исследовательской работе в рамках федеральной целевой... В рамках федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы | | Отчет о научно-исследовательской работе в рамках федеральной целевой... Государственное образовательное учреждение высшего профессионального образования |
| Отчет о научно-исследовательской работе в рамках федеральной целевой... Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования | | Отчет о научно-исследовательской работе в рамках федеральной целевой... Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования |
| Отчет о научно-исследовательской работе в рамках федеральной целевой... Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования | | Отчет о научно-исследовательской работе в рамках федеральной целевой... «Разработка новых методов индивидуальной коррекции сводно-радикального статуса при бактериальных инфекциях» |
