Учебно-методический комплекс по дисциплине Электроника

Скачать 1.26 Mb.

Название	Учебно-методический комплекс по дисциплине Электроника
страница	9/13
Дата публикации	20.10.2013
Размер	1.26 Mb.
Тип	Учебно-методический комплекс

100-bal.ru > Физика > Учебно-методический комплекс

1 ... 5 6 7 8 9 10 11 12 13

Современный входной дифференциальный каскад

Схема показана на рис. VT1 и VT2 с источником тока I₀ повторяют первую схему. Добавлены VT3 и VT4, образующие повторитель тока эмиттера транзистора VT1. Ток 2I_б при больших коэффициентах усиления 0. Схема на транзисторах VT3 и VT4 называется “токовое зеркало”.

О

тдельно схема токового зеркала изображается, как показано на следующем рисунке. В этой схеме, если транзисторы одинаковы, то потенциалы баз равны и токи коллекторов транзисторов VT1 и VT2 будут тоже абсолютно одинаковы. При заданном токе Iвх, очень малая часть его, величиной 2Iб, ответвляется в базы транзисторов VT1 и VT2. Поэтому ток Iк2 будет примерно равен току Iвх.

Т.о. токовое зеркало – это повторитель тока. Разбаланс токов определяется только тем, что ток коллектора VT1 меньше Iвх на величину 2Iб. При равных коэффициентах усиления транзисторов можно записать:

Iк2=h_21Э*Iб=Iк1; Iк1=Iвх–2Iб.

Из второго уравнения: Iб=(Iвх– Iк1)/2. Подставляем это в первое уравнение

Iк2=h_21Э(Iвх– Iк2)/2, откуда

Iк2=Iвх*h_21Э/(2+ h_21Э) Iвх.

Для схемы можно записать:

При Uвх=0: I_VT₁=I₀/2, I_VT₂=I₀/2, I_VT₄=I_VT₁=I₀/2. Т.к. I_VT₂=I_VT₄, то I_н=0.

При Uвх0: VT1-открыт, VT2-закрыт, I_VT₁=I_VT₃=I_VT₄=I₀, I_VT₂=0, поэтому I_н=I_н2=I₀.

При Uвх0: VT1-закрыт, VT2-открыт, I_VT₁=I_VT₃=I_VT₄=0, I_VT₂=I₀, поэтому I_н=I_н1= I_0.

Существуют и другие варианты подобных каскадов. Для получения большого коэффициента усиления операционные усилители обычно делаются трехкаскадными. Следующий второй каскад называется промежуточным каскадом.

Промежуточный каскад

Он может быть выполнен:

а) как первый входной каскад;

б) с общим эмиттером;

в) с общим коллектором.

Выходной каскад

Чаще всего применяется реверсивный эмиттерный повторитель на транзисторах разного типа проводимости.

5.2.3. Параметры операционных усилителей

Напряжение питания U_{ПИТ.НОМ}=2(5…16,5)В.
Ток потребления I_ПОТ=(0,15…10)мА.
Коэффициент усиления K_U=10³…10⁵.
Напряжение смещения U_СМ=(0,5…20)мВ. Это напряжение, которое необходимо подать на вход ОУ, чтобы U_ВЫХ=0.
Входной ток I_ВХ=(0,1…1000)нА.
Разность входных токов I_ВХ=(0,05…500)нА.
Входное сопротивление R_ВХ=5кОм…50Мом.
Коэффициент ослабления синфазного сигнала К_ОС.СФ=(60…100)Дб.
Максимальное синфазное напряжение U_C_Ф._MAX=(10…30)В.
Максимальное дифференциальное напряжение U_ДФ._MAX=(5…30)В.
Максимальное выходное напряжение U_ВЫХ._MAX=(10…12)В.
Минимальное сопротивление нагрузки R_Н._MIN=2кОм.
Частота единичного усиления f₁=(0,5…30)МГц.
Скорость нарастания выходного напряжения V_U=(0,2…500)В/мкс.

Классификация ОУ

ОУ общего применения.
Прецизионные ОУ имеют большой К_У(3*10⁵), малое U_C_М (0,05мВ), большое R_ВХ (30 МОм).
Быстродействующие ОУ с высоким значением V_U.
Микромощные ОУ с малым током потребления.

5.2.4. Основные схемы включения ОУ.

Инвертирующее включение ОУ
ОУ обычно применяется с обвязывающими цепями. Применение этих цепей позволяет выполнять с помощью его математические операции:

алгебраическое суммирование, интегрирование, дифференцирование. Инвертирование - это изменение знака. Одновременно со всеми указанными операциями выполняется усиление входного сигнала.

На основе свойств ОУ можно записать следующие уравнения:

Iвх=Uвх/Zвх;

Iос=Iвх;

Iос= Uвых/Zос.

На основе этих уравнений получаем:

Uвых/Zос=Uвх/Zвх;

Uвых= Zос/ZвхUвх;

Uвых/Uвх= Zос/Zвх,

где Zос/Zвх=Ку -коэффициент усиления схемы.

Отношение Uвых/Uвх в случае, если каждая из этих величин записана в преобразовании Лапласа, называется передаточной функцией схемы.

Понятие передаточной функции - одно из основополагающих понятий теории управления.
Применение инвертирующего усилителя в качестве интегратора
В нём: Zвх=Rвх; Zос=1/pCос. Тогда
Uвых/Uвх=1/(pCосRвх)=1/pТ_и,
где Т_и=СосRвх-постоянная интегрирования.

Получение этих же зависимостей с помощью подробного описания

на основе двух свойств ОУ:

i_вх=u_вх/Rвх;

i_вх=i_ос.

Выходное напряжение ОУ:

u_вых= –1/Cосi_осdt= –1/Cос(u_вх /Rвх)dt= –1/(CосRвх)u_вх dt  –1/(pСосRвх)Uвх.
Схема дифференцирования
Zвх=1/pСвх; Zос=Rос;

Uвых/Uвх=Rос/(1/ рСвх)= рСвхRос=рТд,

где Тд=СвхRос - постоянная дифференцирования.

/2 -сдвиг по фазе.

Амплитуда выходного сигнала зависит от Тд (чем больше Тд, тем больше

амплитуда).

Схема суммирования

Исходные уравнения:
I1=Uвх1/Rвх1; I2=Uвх2/Rвх2; I3=Uвх3/Rвх3; Iос=I1+I2+I3; Uвых=IосRос.

Отсюда

Uвых= Uвх1Rос/Rвх1 + Uвх2 Rос/Rвх2 + Uвх3Rос/Rвх3.
Входов может быть сколько угодно, знаки входных напряжений произвольны.

Если в качестве Zос применить Cос, то одновременно с суммированием будет выполняться и интегрирование.

На практике резисторы устанавливаются величиной 1кОМдесятки кОМ.
5.2.5. Активные фильтры
Фильтры применяются для выделения постоянной составляющей в изменяющемся от времени сигнале. Фильтрация требуется, например, для выходного напряжения выпрямителей, выходного напряжения широтно-импульсного регулятора.
Фильтр первого порядка
Uвых(р)/Uвх(р) -передаточная функция. ОУ работает в линейном режиме (все свойства действуют). Исходные уравнения:

Uвых(р)/Uвх(р)=Zос/Zвх;

Zос=(R2(1/pС))/(R2+1/pС)=R2/(pR2C+1); Zвх=R1.

Тогда

Uвых/Uвх=R2/R1/(pR2C+1).

Если рd/dt, то UвыхрСR2+Uвых=(R2/R1)Uвх. Решение этого дифференциального уравнения ищется в виде экспоненты.
5.2.6. Неинвертирующее включение ОУ

Исходные уравнения:

I1=Uвх/R1; I1=Iос; Iос=(Uвых-Uвх)/Rос.

Отсюда

Uвх/R1=(Uвых-Uвх)/Rос; Uвх/R1+Uвх/Rос=Uвых/Rос.

Следовательно,

Uвых=(Rос/R1+1) Uвх =(Rос+R1)/R1Uвх

или

Uвых/Uвх=(Rос+R1)/R1.

5.2.7. Ограничители сигналов на ОУ

Применение нелинейных элементов позволяет реализовать нелинейную связь между входным и выходным напряжениями. Обычно это выполняется с помощью инвертирующего включения. При этом tg=Rос/Rвх.

Схема, реализующая характеристику без положительных значений выходного напряжения.

Ограничение выходного напряжения на заданном уровне может быть выполнено с помощью схемы.

1. При Uвх>0:

если U_ОСU_VD1+U_СТ2, то Uвых=U_ОГР1=U_VD1+U_СТ2,

т.е. напряжение на цепи обратной связи будет постоянным.

2. При Uвх<0:

если U_ОСU_VD2+U_СТ1, то Uвых=U_ОГР2=U_VD2+U_СТ1.

Когда U_СТ1 не равно U_СТ2, уровень ограничения U_ОГР1 будет не равен уровню ограничения U_ОГР2. Отметим, что Uвых всегда равно падению напряжения на сопротивлении обратной связи.
5.2.8. Схема прецизионного выпрямителя
Нелинейность прямой ветви ВАХ диода делает неточным выпрямление малых переменных сигналов, т.к. реальный диод перестает проводить ток при напряжениях в прямом направлении, менее примерно 0,6 В. ОУ позволяет построить прецизионный выпрямитель, который будет точно выполнять операцию выпрямления малых по величине переменных напряжений. Схема прецизионного выпрямителя показана на рис.

Здесь диод VD1 выполняет функцию однополупериодного выпрямления, напряжение на выходе ОУ DA1 – это инвертированное входное положительное напряжение, которое равно напряжению на резисторе R2 (напряжение на VD1 не участвует в формировании выходного напряжения). При отрицательном входном

напряжении напряжение на выходе ОУ DA1 равно положительному падению на диоде VD2, которое является обратным напряжением для диода VD1 и не проходит на выходную нагрузку.
5.2.9. Компараторы
Компараторы определяют знак входного сигнала. Компараторы являются связующим элементом между аналоговыми и цифровыми схемами. Для реализации компаратора может использоваться операционный усилитель без обвязывающих цепей Zвх, Zос. Чтобы из инвертирующего включения получить компаратор, из схемы необходимо убрать Rос. R1 можно закоротить, как показано на рис. 94. Возможно и неинвертирующее включение ОУ.

Выпускаются специализированные микросхемы компараторов: К521СА3, К554СА3, КР597СА2 и др. Специализированные компараторы обладают повышенным быстродействием и имеют цифровой выход 1 и 0.

Схема применения компаратора для широтно-импульсного регулирования

ОУ является компаратором, который сравнивает два сигнала - пилообразный и управляющий. Изменяя величину Uупр можно менять длительность интервалов t1 и t2. При этом период выходного сигнала T изменяться не будет, а соотношение между t1 и t2 будет зависеть от Uупр. Варианты:

1. Uупр=0: t1=0, t2=T, Uвых = Uнас.

2. Uупр=Uпил.max/2: t1=t2=T/2, Uвых.ср.=0.

3. Uупр=Uпил.max : t1=T, t2=0, Uвых =Uнас.

Т.о. изменяя величину Uупр от 0 до max можно менять среднее значение выходного напряжения Uвых.ср. от Uнас. до Uнас. Uвых.ср. - это постоянная составляющая выходного сигнала, которая может быть выделена с помощью фильтра. При изменении ширины интервалов t1 и t2 меняется Uвых.ср, поэтому такой способ регулирования среднего значения напряжения называется широтно-импульсное регулирование.
5.2.10. Триггер Шмитта на ОУ
Он является компаратором с зоной нечувствительности. Зона нечувствительности может быть установлена любая желаемая, например, такой величины, чтобы при определении знака входного сигнала не чувствовался уровень помех во входном сигнале.

Триггер Шмитта строится на основе компаратора, но добавляется положительная обратная связь. В этой схеме на неинвертирующий вход через делитель R1R2 подана часть выходного напряжения, причем знак напряжения на неинвертирующем входе зависит от знака выходного напряжения. Напряжение на неинвертирующем входе называют опорным

Uоп=UвыхR2/(R1+R2).

Диаграммы работы представлены на рис.101. Иногда Uоп называют пороговым напряжением. Т.о., если полезный сигнал содержит уровень помех меньше Uоп, то эти помехи на определение знака не будут сказываться. Знак определяется только гладкой составляющей опорного сигнала. При отсутствии опорного сигнала при переходе входного сигнала через нуль и наличии помех было бы многократное переключение компаратора за счет помех.
Схема мультивибратора на ОУ
Мультивибратор является автоколебательной схемой. Выход мультивибратора изменяет свое состояние на противоположное за счет действия времязадающей RC цепи. Составной частью мультивибратора является схема триггера Шмитта. При изображении мультивибратора к триггеру Шмитта добавляют времязадающую RC цепь, которая действует на инвертирующий вход ОУ вместо источника внешнего входного сигнала.

Будем рассматривать работу мультивибратора с момента подачи питания в схему. При подаче питания выход примет значение Uнас или Uнас. В первый момент конденсатор С разряжен и напряжение между входами равно Uоп. При установке в исходное состояние конденсатор С начинает заряжаться. Между входами ОУ напряжение UопUс, т.к. UопUс, то Uоп определяет выход ОУ. Когда Uс достигнет Uоп, произойдет переключение ОУ на противоположное. В момент равенства этих напряжений ОУ начинает работать в соответствии с его свойствами. Т.к. при этом напряжение между входами близко к нулю и меняет знак на противоположный, то и выходное напряжение меняется на противоположное. При изменении знака выходного напряжения меняется знак опорного и конденсатор начинает перезаряжаться по пунктирной стрелке. Когда положительное напряжение на конденсаторе сравнивается с положительным опорным (момент времени t2), выходное напряжение ОУ изменится на противоположное.

При включении схемы интервал (0-t1) короче, чем последующие интервалы. Для установившегося режима:

t1=t2=t3=...; T=t1+t3R3C1; f=1/T.
6. ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ

6.1. Общие понятия
Анализ и синтез цифровых схем проводят на основе Булевой алгебры. Джон Буль - английский математик XIX века.

Цифровые схемы оперируют с логическими переменными, которые обозначаются буквами латинского алфавита. Над логическими переменными можно совершать 3 основных действия:

операция ИЛИ;

операция И;

операция НЕ.

ИЛИ - логическое сложение (дизъюнкция).

И - логическое умножение (конъюнкция).

НЕ - инверсия, отрицание.

Обозначение этих действий:

ИЛИ обозначается +,(V);

И обозначается ,(/\);

НЕ обозначается чертой над логической переменной.
6.2. Основные свойства логических функций
Переменная, связанная логическими операциями, образует логическую функцию. Свойства логических функций:

1. Свойства логического сложения.

0+0=0;

0+1=1;

1+1=1.

2. Свойства логического умножения.

00=0;

01=0;

11=1.

3. Свойства отрицания.

Приведенные соотношения называются аксиомами.

Основные свойства в общем виде:

а+0=а; а0=0;

а+1=1; а1=а;

а+а=а; аа=а;

6.3. Основные логические законы
1. Переместительный закон

a+b=b+a;

ab=ba.

2. Сочетательный закон

(a+b)+c=a+(b+c);

(ab)c=a(bc).

3. Распределительный закон

a(b+c)=ab+ac;

a+(bc)=(a+b)(a+c).

Доказательство: a+bc=a(1+b+c)+bc=a+ab+ac+bc=a(a+c)+b(a+c)=(a+c)(a+b).

4. Закон поглощения

a+ab=a(1+b)=a;

a(a+b)=a+ab=a.

5. Закон склеивания

6. Закон отрицания (законы Моргана)

Законы Моргана позволяют реализовать функционально полные системы на элементах И-НЕ, ИЛИ-НЕ.

6.4. Функционально полная система логических элементов
Функционально полная система - это такой набор элементов, используя который можно реализовать любую сколь угодно сложную логическую функцию.

Набор из основных логических элементов И, ИЛИ, НЕ является естественно функционально полным. Функционально полные системы могут быть реализованы также на элементах И-НЕ, ИЛИ-НЕ. Реализация основных логических функций на элементах И-НЕ доказывается следующими соотношениями:

Для И:

Для ИЛИ:

Для НЕ:

6.5. Типы логических микросхем и структура ТТЛ
В корпусе микросхемы содержится несколько логических элементов. Типы логических микросхем:

1. ТТЛ - транзисторно-транзисторная логика.

Выпускаются серии: К133, К155, К555, К1531, К1533.

2. КМОП - микросхемы на основе комплементарных полевых транзисторов по структуре металл-окисел-полупроводник: К176, К561, К1561.

3. ЭСЛ - эмиттерно-связанная логика: К500.

Структура ТТЛ логического элемента 2И-НЕ. На входе схемы используется многоэмиттерный транзистор VT1, который имеет 2 эмиттера для организации двух входов. VT2,VT3 образуют усилительные каскады.

Рассмотрим работу схемы. При нулевом сигнале на входе 1 протекает ток через R1,Б-Э VT1, ключ Кл на общую точку ОТ. VT1 работает в ключевом режиме, на эмиттер подан ноль, напряжение на базе составляет примерно 0,6в. Тогда через переход Б-К транзистора VT1 и базовые переходы транзисторов VT2, VT3 ток протекать не может, т.к. эта цепь закорочена переходом Б-Э VT1. Значит, ток через Б-Э VT2 и Б-Э VT3 отсутствует, транзисторVT3 закрыт, напряжение питания приложено к выводам К-Э VT3, следовательно, напряжение на выходе схемы соответствует 1. Логический элемент по одному из входов реализует логическую функцию НЕ (0 на входе, 1 на выходе).

При 1 на входе ток по входной цепи протекать не может. Закоротка Б-К VT1 отсутствует. Ток протекает по цепи 5В, R1, Б-К VT1, Б-Э VT2, Б-Э VT3.Транзистор VT3 открыт. Он закорачивает выход с ОТ, что соответствует 0 на выходе.

Для реализации функции ИЛИ-НЕ в рассматриваемой структуре используют параллельное включение транзисторов. Схема элемента 2ИЛИ-НЕ. В этой схеме параллельно включены транзисторы VT2 и VT2^'. Работу схемы поясняет таблица.

Основные функции И, ИЛИ, НЕ могут быть изображены в виде схем из контактов реле. Катушки реле являются входами таких схем. Элементу И соответствует последовательное соединение контактов. Элементу ИЛИ соответствует параллельное соединение контактов. Работа схем поясняется приведенными таблицами. Сигнал 0 на входе соответсвует разомкнутому состоянию контакта, 1- замкнутому. Столбец значений выходного сигнала записывается на основе аксиом.

Основные параметры логических ТТЛ элементов

1. Напряжение питания Uпит=+5В(510)%.

2. Быстродействие.

Характеризуется временем переключения(изменение состояния на противоположное), составляет 5...50 нс.

3. Помехоустойчивость (по входу).

Определяется тем уровнем помех на полезном сигнале, который не приводит к ложному изменению состояния элемента. У большинства ТТЛ -элементов порогом срабатывания их является напряжение Uпор=1,4В, т.е. напряжение от 0 до 1,4В воспринимается как 0, а 1,4В и больше воспринимается как 1.

4. Потребляемая мощность.

5. Нагрузочная способность (по выходу).

Составляет несколько миллиампер.

6. Выходные параметры ТТЛ:

Логической 1 соответствует Uвых2,4В, логическому 0 соответствует Uвых0,4В.
6.6. Синтез комбинационных логических схем
Комбинационные схемы - это схемы, которые не содержат элементов

памяти и элементов выдержки времени.

Последовательность синтеза следующая:

1. Задаётся словесный алгоритм работы схемы.

2. Составляется таблицы истинности.

3. Записывается исходная логическая функция и выполняется её минимиза-ция.

4. Выполняется реализация полученной логической функции на логических элементах.

Пример: требуется построить логическую схему голосования на 3 вхо-

да: cигнал на выходе схемы равен 1, когда большинство входных сигналов равно 1.

Составляем таблицу истинности: таблица истинности - это табличная запись алгоритма. Обозначим входные переменные: x1,x2,x3. В таблице истинности для входных переменных должны быть записаны все возможные комбинации. Число строк в такой таблице равно 2 в степени n, где n -количество входных переменных. Выходная логическая функция  записывается по словесному алгоритму. Когда две или три входных переменных равны 1, выходная функция тоже равна 1.

По таблице истинности может быть записано логическое выражение. Форма записи по таблице истинности называется совершенно нормальной формой. Существует две формы записи: дизъюнктивная совершенно нормальная форма - сокращенно ДСНФ, конъюнктивная совершенно нормальная форма - КСНФ. Обычно запись ведётся в дизъюнктивной форме. В этой форме записи принимаются во внимание строки, в которых логическая функция принимает значение 1. Произведения переменных этих строк складываются логически. ДСНФ для нашего примера:

Можно принимать во внимание строки с нулевым значением функции, только при этом каждая строка - это сумма переменных строки, а между собой суммы переменных соединяются произведением. Функция называется КСНФ.

Дальше выполняется следующий этап синтеза - минимизация, т.к. реализация логической функции по ДСНФ является достаточно сложной ввиду большого размера выражения для f. Цель минимизации - упростить выражение до такого вида, которое далее бы не упрощалось. В результате получается, так называемая, тупиковая форма.

6.6.1. Методы минимизации логических функций

Минимизация может быть выполнена несколькими способами.

1. На основе законов алгебры логики.

Недостаток метода - сложно выбрать из законов подходящий закон для очередного упрощения, трудно наметить путь преобразования, нельзя гарантировать, что полученная упрощенная форма является тупиковой.

2. Метод карт Карно.

Применяется при числе переменных n<5...6.

3. Метод Квайна и его модификации. Является табличным, не имеет ограничений по количеству переменных. Сложный, но хорошо поддаётся

алгоритмизации и исполнению на ЦВМ.

Минимизация с помощью карт Карно

Карта Карно представляет собой прямоугольную таблицу, в которой число клеток равно 2 в степени n. Карта заполняется на основе таблицы истинности или записи логической функции в ДСНФ.

Внутри карты Карно записываются значениялогической функции. Значения входных переменных записываются по краям карты. Каждая входная переменная делит поле карты пополам. Для одной половинки поля значения входных переменных равны 1, для другой - 0. При расстановке переменных необходимо соблюдать следующее правило: соседние столбцы и строки должны различаться только одной переменной. Значение входной переменной, равное 1, принято охватывать скобочкой.

Там, где нет скобочки, значение переменной равно 0. Возможно другое обозначение переменной по краю Карты.

Далее единицы в карте Карно объединяются контурами. Правила нанесения контуров:

1. Каждый контур должен быть прямоугольным.

2. Количество клеток внутри контура должно быть равным 2 в степени k,

где k=1,2,3,...,n.

3. Одни и те же клетки с единицами могут входить в несколько контуров.

4. Размеры контуров должны быть как можно большими, а число контуров

как можно меньшим.

5. Нижняя и верхняя строки, левый и правый столбцы считаются соседними.

Запись минимизированного выражения по карте Карно с нанесенными контурами выполняется по следующим правилам:

1. Количество слагаемых в дизъюнктивной форме равно количеству контуров.

2. Из конъюнкции переменных исчезают те переменные, границы изменения которых пересекаются контуром.

Для рассматриваемого примера:

В этом выражении x1x2 записано из первого контура, x2x3 - из второго контура, x1x3 - из третьего контура. Реализация требует два корпуса микросхем.

Для уменьшения количества корпусов преобразуют полученную логическую функцию по законам Моргана и записывают её в базисе И-НЕ или в базисе ИЛИ-НЕ. Применение законов Моргана позволяет избавиться от “+” в логической функции или от произведений. Один из законов Моргана имеет вид:

Изменим запись закона

Запись справедлива для любого количества элементов. Под a и b можно понимать логические выражения. Применим формулу для нашего выражения:

Реализация по данному выражению требует два корпуса микросхем.
6.6.2. Примеры минимизации, записи функции и реализации
Свойство 5 в правилах нанесения контуров можно понимать так, что края карты не являются границами. Говорят, что карта Карно представляет собой “бублик”. Она может быть соединена по левому и правому краю, образуя цилиндр, а затем по верхнему и нижнему краю, образуя ”бублик”. Для нашего примера

f = x3.
Логическая функция имеет вид:

f=x1 + x2 = x1x2.

Пример 3. Рассмотрим типовую функцию, которая называется “Сумматор по модулю 2” или “Исключающее ИЛИ”. Таблица истинности для неё имеет вид (для двух входов) Обозначе-ние функции “Исключающее ИЛИ”:

f=x1  x2.

Карта Карно для этой функции показывает, что

нельзя организовать контур с несколькими

единицами, т.е. минимизация

невозможна и логическую функцию можно записать только в ДСНФ

.

Обращаем внимание, что

. Реализация требует 2 корпуса.
6. 7. Интегральные триггеры
В отличие от комбинационных логических схем, триггеры - это последовательностные схемы, т.е. устройства с памятью. Их выходные сигналы зависят не только от сигналов на входах в данный момент времени, но и от ранее воздействовавших сигналов.

Типы триггеров в зависимости от способов управления:

1. Асинхронные или не тактируемые.

2. Синхронные или тактируемые.

Изменение состояние асинхронного триггера происходит сразу же после изменения сигналов на его управляющих входах.

У синхронного триггера изменение состояния под действием управляющих сигналов возможно только при присутствии сигнала на специальном тактовом входе. Тактирование может осуществляться импульсом (т.е. потенциалом) или фронтом импульса (т.е. перепадом потенциала). Поэтому различают триггеры со статическим и динамическим управлением. Существуют также универсальные триггеры, которые могут работать как в тактируемом, так и в не тактируемом режиме. Чаще всего применяются синхронные триггеры, которые обладают большой помехоустойчивостью.

Типы триггеров в зависимости от функционального назначения:

1) RS - триггеры;

2) D - триггеры;

3) JK - триггеры;

4) T - триггеры.

На основе триггеров строятся счетчики, регистры, элементы памяти, которые составляют основу ЦВМ.

6.7.1. RS асинхронный триггер
Реализация на элементах 2И-НЕ. На нем обозначено: S - Set - установка, R - Reset - cброс. Черточки над S и R означают инверсию, т.е. управление триггерами ведется нулевыми сигналами. При подаче 0 на инверсный вход S на выходе Q устанавливается 1. При подаче 0 на инверсный вход R на выходе Q устанавливается 0. Одновременная подача нулевых сигналов на оба входа запрещена. Наличие 1 на обоих входах - это состояние хранения предыдущей информации (память). Отличительная схемотехническая особенность триггера - это наличие обратной связи с каждого выхода на вход. На основе корпуса с элементами 2И-НЕ можно реализовать 2 триггера. Функционирование RS триггера можно записать на основе таблицы истинности. Состояние выходов триггера определяют нулевые сигналы на входах. Форма сигналов на управляющих входах. При подаче питания такой триггер встает в одно из возможных состояние Q=1 или Q=0. Заранее это определить нельзя.

Реализация RS триггера на элементах 2ИЛИ-НЕ. Состояние его выходов определяют 1 на входах, т.к. черточек над R и S нет. Это означает, что управление ведется 1.
6.7.2. Асинхронный D - триггер
Буква D в названии триггера - это начальная буква слова Delay-задержка. Основой D -триггера является RS триггер, у которого выполняется условие несовпадения управляющих сигналов, а управляющий вход у триггера один.
6.7.3. Синхронный D - триггер со статическим управлением
Схема такого триггера имеет вход D -информационный вход и вход C -вход синхронизации. Логические элементы 2И-НЕ на входе при подаче на вход C единичного сигнала разрешает пройти на выход триггера сигналу с входа D. При подаче на вход С нулевого сигнала -на выходе логических элементов появляется единица, информация на выход со входа D не проходит и триггер хранит предыдущую информацию. На вход С всегда подаются импульсы постоянной частоты. Частота обычно выбирается достаточно высокой по сравнению с частотой изменения сигнала на входе D. В серии 155 выпускается 2 типа D -триггеров со статическим управлением: К155ТМ7, К155ТМ5.
6.7.4. Синхронный D - триггер с динамическим управлением
Триггеры с динамическим управлением обычно строятся по структуре двухступенчатого триггера, содержащего ведущий и ведомый триггеры. Это так называемая структура MS (ведущий-ведомый).

R и S -это установочные входы, используются при включении триггера для предварительной установки в нужное состояние. Выпускается триггер K155TM2. Значок  на входе C говорит о том, что синхронизация триггера осуществляется по фронту импульса синхронизации, подаваемого на вход C. Если применяется значок  , то синхронизация осуществляется по спаду импульса синхронизации.

6.7.5. Синхронный JK - триггер
Буква J обозначает слово Jump-прыжок, K - Keep-держать. Выпускается триггер К155ТВ1, он является универсальным.

Значок  на входе C говорит о том, что синхронизация триггера осуществляется по спаду импульса синхронизации, т.е. при С=10: Q -var.

Возможные режимы работы:

1. J=1, K=0. Это режим записи Q=1 по спаду сигнала синхронизации С=10.

2. J=0, K=1. Это режим записи Q=0 по спаду сигнала синхронизации С=10.

3. J=1, K=1. При этом Q=var по спаду сигнала С=10. Это счетный режим работы.

4. J=0, K=0 или С=0=const. При этом Q=const. Это режим хранения информации.

JK-триггер может быть преобразован в D-триггер.
6.7.6. T - триггер
Это счетный триггер. Т - тактовый вход. С приходом тактового импульса Т- триггер изменяет свое состояние на противоположное.
6.7.7. Вспомогательные схемы для триггеров
Схема генератора импульсов

Она используется для получения импульсов, подаваемых на вход С или Т синхронных триггеров. Основой схемы является RS - триггер, у которого одна обратная связь с выхода на вход заменена конденсаторной обратной связью. Величина сопротивления резисторов R300 Ом. Резисторы R обеспечивают лучшую возбуждаемость генератора и стабильность работы. Триггер имеет управляющий вход. В режиме генерации на вход управления должна быть подана 1, при 0 - генерация запрещена.

Форма выходных импульсов и диаграммы напряжений в различных точках схемы. Период работы T=t₁+t₂=f(C).

Формирователь импульса

Формирует импульсы заданной ширины. Инверторы на входе и выходе схемы придают ей универсальность - в качестве входа можно использовать Вх.1 или Вх.2, а в качестве выхода -Вых.1 или Вых.2 или Вых.3.
6.8. Мультиплексоры и демультиплексоры
Мультиплексор (MX) (другие названия – селектор данных, коммутатор) – это комбинационное логическое устройство, предназначенное для управляемой передачи данных, которые поступают по нескольким входам, на один выход. Выбор того или иного входа осуществляется в соответствии с поступающим кодом адреса. Согласно определению, мультиплексор имеет две группы входов (информационные и адресные) и один выход. Код, подаваемый на адресные входы, определяет, какой из информационных входов в данный момент подключен к выходному выводу. Если число адресных входов равно n, то число информационных входов может быть равно 2ⁿ.

Мультиплексор К561КП2. Это восьмивходовой мультиплексор-демультиплексор. Микросхема имеет три адресных входа 1, 2 и 4, восемь информационных входов Х0-Х7 и вход стробирования S, с помощью которого выход мультиплексора отключается от входов и переходит, в так называемое, третье состояние (верхний и нижний ключи выходного каскада микросхемы находятся в закрытом состоянии). Для получения третьего состояния на вход S необходимо подать лог.1. При подаче на адресные входы 1, 2 и 4 двоичного кода адреса, а на вход S лог. 0 выход мультиплексора соединяется с входом, номер которого равен двоичному коду адреса. В этой микросхеме соединение входов с выходом организуется с помощью двунаправленного ключа на КМОП-транзисторах. Передаваемый через мультиплексор сигнал может быть как аналоговым, так и цифровым, он может передаваться как с входов на выход (режим мультиплексора), так и с выхода распределяться по входам (режим демультиплексора).

Мультиплексор может применяться для опроса различных датчиков цифровых и аналоговых сигналов и передачи этой информации на вход одного приемника (для усиления, преобразования, индикации).

Демультиплексор (DMX) – это комбинационное логическое устройство, предназначенное для управляемой передачи данных от одного источника информации в несколько информационных каналов. Согласно определению, демультиплексор в общем случае имеет один информационный вход, n адресных входов и 2ⁿвыходов. Демультиплексор может применяться для распределения сигнала, принятого по одному проводу, к различным потребителям.

Х0

Х1

Х2

Х3

Х4

Х5

Х6

X7

1

2

4

S